跨时钟域电路设计：单周期脉冲信号如何跨时钟域
对于脉冲信号跨时钟域，XPM_CDC提供了模块xpm_cdc_pulse，如下图所示。该模块有5个参数，其中参数DEST_SYNC_FF用于确定级联触发器的个数；INIT_SYNC_FF用于确定仿真时是否使用触发器初始值；
参数REG_OUTPUT用于确定是否对最终输出信号寄存；参数RST_USED用于确定是否使用复位信号；参数SIM_ASSERT_CHK则用于确定是否显示仿真信息。从输入/输出端口来看，源端时钟域的输入信号为src_pulse和src_rst；
目的端时钟域的输入信号为dest_rst，输出信号为dest_pulse（src_pulse跨时钟域后的结果）。
这些参数对仿真以及实际电路都有较大影响。如果参数INIT_SYNC_FF为0，同时RST_USED也为0，这就表明了仿真时不能使用同步寄存器链路的初始值，同时也没有复位信号对其复位，这样仿真时就会出现未知态，如下图所示。
审核编辑 ：李倩
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
模块
+关注
关注
7文章
2484浏览量
46530 -
电路设计
+关注
关注
6565文章
2317浏览量
195422 -
触发器
+关注
关注
14文章
1677浏览量
60404 -
脉冲信号
+关注
关注
6文章
333浏览量
36434 -
时钟域
+关注
关注
0文章
49浏览量
9455
原文标题：跨时钟域电路设计（4）：单周期脉冲信号如何跨时钟域
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
跨时钟域的时钟约束介绍
解释了什么时候要用到FALSE PATH： 1.从逻辑上考虑，与电路正常工作不相关的那些路径，比如测试逻辑，静态或准静态逻辑。 2. 从时序上考虑，我们在综合时不需要分析的那些路径，比如跨越异步时钟域
发表于 07-03 11:59
三种FPGA界最常用的跨时钟域处理法式
处理的方法，这三种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这三招之后，对于FPGA相关的
发表于 02-21 07:00
FPGA初学者的必修课：FPGA跨时钟域处理3大方法
处理的方法，这三种方法可以说是FPGA界最常用也最实用的方法，这三种方法包含了单bit和多bit数据的跨时钟域处理，学会这三招之后，对于FPGA相关的
发表于 03-04 09:22
两级DFF同步器跨时钟域处理简析
异步bus交互（一）— 两级DFF同步器跨时钟域处理 & 亚稳态处理1.问题产生现在的芯片（比如SOC，片上系统）集成度和复杂度越来越高，通常一颗芯片上会有许多不同的信号工作在不同的
发表于 02-17 06:34
工商网监
评论