0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

关于跨时钟域信号的处理方法

FPGA通信小白成长之路 来源:FPGA通信小白成长之路 作者:FPGA通信小白成长之 2022-10-09 10:44 次阅读

某年某月某日

我在知乎看到了多bit信号时钟的问题,于是整理了一下自己对于跨时钟域信号的处理方法。

1,fifo

数据的话,直接用fifo

2,使用赛灵思原语XPM(Xilinx Parameterized Macros


打开vivado -- tools -- language_templates,里面直接搜索XPM,相关的原语里会注释相应的用法和参数配置,对于不同场景的跨时钟,有不同的原语。


同步复位,XPM_CDC_SYNC_RESET


异步复位,XPM_CDC_ASYNC_RESET


脉冲信号,XPM_CDC_PULSE


单bit信号(电平信号),XPM_CDC_SINGLE


单bit信号数组,xpm_cdc_array_single

(这个用得较多,官方说数组的每1bit需不相关,即可以把多个不相关的单bit信号拼起来,用一个原语,甚至可以是上百bit位宽。

除了不相关的单bit信号,同一个多bit信号我也经常使用此原语,这种信号一般是跨时钟域的参数,在下发后保持不变,这样有助于时序收敛。)

格雷码同步器,利用了格雷码单次只能跳变1位的特性,要求输入的数据是累加1或者累减1的数据,本质上是单比特跨时钟域处理,xpm_cdc_gray

手机制的跨时钟域总线数据同步,XPM_CDC_HANDSHAKE

3,只要是正确处理了跨时钟域的问题,也可以不用xpm,直接使用set_false,但xpm是赛灵思官方认可的跨时钟处理,处理后不会有时序问题出现在时序报告中。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据
    +关注

    关注

    8

    文章

    6515

    浏览量

    87621
  • 时钟
    +关注

    关注

    10

    文章

    1480

    浏览量

    130310
  • XPM
    XPM
    +关注

    关注

    0

    文章

    12

    浏览量

    8626
  • 时钟域
    +关注

    关注

    0

    文章

    49

    浏览量

    9455

原文标题:vivado时序-多bit信号跨时钟域

文章出处:【微信号:FPGA通信小白成长之路,微信公众号:FPGA通信小白成长之路】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA设计中有多个时钟时如何处理

    FPGA设计中有多个时钟时如何处理时钟的基本设计方法
    发表于 02-24 15:47

    时钟为什么要双寄存器同步

    出现了题目中的时钟的同步问题?怎么办?十年不变的老难题。为了获取稳定可靠的异步时钟送来的信号
    发表于 08-20 11:32

    如何处理好FPGA设计中时钟问题?

    第二级寄存器的延拍,所以意义是不大的。02方法二:异步双口 RAM处理多 bit 数据的时钟,一般采用异步双口 RAM。假设我们现在有一
    发表于 09-22 10:24

    探寻FPGA中三种时钟处理方法

    第二级寄存器的延拍,所以意义是不大的。02方法二:异步双口 RAM处理多 bit 数据的时钟,一般采用异步双口 RAM。假设我们现在有一
    发表于 10-20 09:27

    三种时钟处理方法

    ,所以意义是不大的。  方法二:异步双口RAM  处理多bit数据的时钟,一般采用异步双口RAM。假设我们现在有一个
    发表于 01-08 16:55

    三种FPGA界最常用的时钟处理法式

    处理方法,这三种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的
    发表于 02-21 07:00

    FPGA初学者的必修课:FPGA时钟处理3大方法

    处理方法,这三种方法可以说是FPGA界最常用也最实用的方法,这三种方法包含了单bit和多bit数据的
    发表于 03-04 09:22

    关于cdc时钟处理的知识点,不看肯定后悔

    关于cdc时钟处理的知识点,不看肯定后悔
    发表于 06-21 07:44

    如何处理好FPGA设计中时钟间的数据

    介绍3种时钟处理方法,这3种方法可以说是FPGA界最常用也最实用的
    发表于 07-29 06:19

    如何处理时钟间的数据呢

    时钟处理是什么意思?如何处理时钟
    发表于 11-01 07:44

    两级DFF同步器时钟处理简析

    异步bus交互(一)— 两级DFF同步器时钟处理 & 亚稳态处理1.问题产生现在的芯片(比如SOC,片上系统)集成度和复杂度越来越高,通
    发表于 02-17 06:34

    FPGA时钟处理简介

    (10)FPGA时钟处理1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA
    发表于 02-23 07:47

    IC设计中多时钟处理的常用方法相关资料推荐

    1、IC设计中的多时钟处理方法简析我们在ASIC或FPGA系统设计中,常常会遇到需要在多个时钟
    发表于 06-24 16:54

    看看Stream信号里是如何做时钟握手的

    一些,适用于追求高吞吐的场景。写在最后逻辑处理里很多总线都是基于Stream这种信号来实现的(如AXI4家族),通过上面的方法,可以很容易根据应用需求,做
    发表于 07-07 17:25

    调试FPGA时钟信号的经验总结

    1、时钟信号的约束写法  问题一:没有对设计进行全面的约束导致综合结果异常,比如没有设置异步时钟分组,综合器对异步
    发表于 11-15 14:47