跨时钟域电路设计总结
跨时钟域操作包括同步跨时钟域操作和异步跨时钟域操作。同步跨时钟域意味着发送时钟和接收时钟是同步的，比如两个时钟是同一个MMCM生成的，在这种情况下，这两个时钟有明确的相位关系。
所以，同步跨时钟域操作重要的是做好约束。无论是从快时钟域到慢时钟域还是从慢时钟域到快时钟域，都可以通过多周期路径约束实现，同时还要注意时钟偏移对跨时钟域路径时序的影响。
对于异步跨时钟域操作，由于发送时钟和接收时钟是异步的，也就是两者不存在明确的相位关系，这时既要从硬件电路上保证设计是安全的，又要从约束层面确保数据被稳定接收。
根据数据位宽可分为两种情形：单位宽信号跨时钟域和多位宽信号跨时钟域。此时，可使用XPM_CDC，具体使用哪个模块，可参考如下两个流程。
审核编辑：刘清
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
CDC
+关注
关注
0文章
55浏览量
17685 -
XPM
+关注
关注
0文章
12浏览量
8623
原文标题：跨时钟域电路设计（8）：总结
文章出处：【微信号：Lauren_FPGA，微信公众号：FPGA技术驿站】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
MDO4000系列混合域分析仪应用之跨域分析介绍
了创新的概念－跨域分析，利用跨域分析，可以发现传统手段无法发现的嵌入式射频系统以及数字射频系统的疑难杂症。 MDO4000 系列混合域分析仪
发表于 07-19 07:02
跨时钟域为什么要双寄存器同步
出现了题目中的跨时钟域的同步问题？怎么办？十年不变的老难题。为了获取稳定可靠的异步时钟域送来的信号，一种经典的处理方式就是双寄存器同步处理（
发表于 08-20 11:32
两级DFF同步器跨时钟域处理简析
异步bus交互（一）— 两级DFF同步器跨时钟域处理 & 亚稳态处理1.问题产生现在的芯片（比如SOC，片上系统）集成度和复杂度越来越高，通常一颗芯片上会有许多不同的信号工作在不同的时钟
发表于 02-17 06:34
调试FPGA跨时钟域信号的经验总结
1、跨时钟域信号的约束写法 问题一：没有对设计进行全面的约束导致综合结果异常，比如没有设置异步时钟分组，综合器对异步时钟路径进行静态时序分
发表于 11-15 14:47
工商网监
评论