0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

晶圆级封装Bump制造工艺关键点解析

半导体芯科技SiSC 来源:半导体芯科技SiSC 作者:半导体芯科技SiS 2023-03-24 17:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

来源:《半导体芯科技》杂志2/3月刊

作者:孙家远,贺利氏技术方案工程师

射频前端(RFFE)模组国内外手机终端中广泛应用。它将功率放大器(PA)、开关(Switch)、低噪声放大器(LNA)、滤波器(Filter)、无源器件等集成为一个模组,从而提高性能,并减小封装体积。然而,受限于国外专利以及设计水平等因素,国产滤波器的份额相当低。在模块集成化的趋势下,国内射频巨头在布局和生产滤波器。声学滤波器可分为声表面滤波器和体声波滤波器,其中声表面滤波器可根据适用的频率细分为SAW、TC-SAW和IHP-SAW。体声波滤波器适用于较高的频段,可细分为BAW、FBAR、XBAR等。无论是SAW(Surface Acoustic Wave filter)还是BAW(Bulk Acoustic Wave Filter),均是在晶圆级封测后以倒装芯片的工艺贴装在模组上。

在晶圆级封装(WLP)工艺中,Bump制造是相当重要的一道工序,因此,本文将浅谈滤波器晶圆级封装中Bump制造的关键点。当前业内常见的几种SAW filter Wafer Bumping工艺如下:

1.通过打线工艺在晶圆的UBM(Under Bump Metal)上植金球。

2.通过钢网印刷工艺在UBM上印刷锡膏,再经过回流焊成球。

3.先在晶圆的UBM上印刷助焊剂,将锡球放到UBM上,再经过回流焊完成植球。

pYYBAGQdcnKAY4csAAB4O_-RqhQ287.jpg

△图1:球高。

本文重点介绍第二种工艺。通过对印刷锡膏方案的剖析发现,在Bumping工艺中Bump的高度和共面度(同一颗芯片上Bump高度最大值最小值之差,差值越低越好)是最重要的关键指标(如图1和图2)。下面从钢网的工艺和设计、锡膏的特性等方面进行分析。

poYBAGQdcnOAVYDZAABi59j67Ic024.jpg

△图2:共面度。

钢网印刷

钢网印刷的目的是使锡膏材料通过特定的图案孔沉积到正确的位置上。首先,将锡膏放到钢网上,再用刮刀使其通过钢网开孔沉积到焊盘上。钢网与晶圆之间的距离(印刷间隙)、印刷角度、压力、速度和膏体的流变特性是确保锡膏印刷的关键参数。一旦钢网开孔被膏体填满,脱模后膏体留在每个焊盘上,沉积在焊盘上的体积取决于钢网的孔距和孔壁的质量、焊盘的表面特性和膏体的流变性能。

pYYBAGQdcnSAbEjwAADOQXXfrk0965.jpg

△图3:无纳米涂层钢网(Source: Laser Job)

钢网的加工工艺与开孔设计

钢网孔壁质量、尺寸一致性、定位精度和钢网生产成本是钢网生产工艺的选择标准。考虑到带有Bump的滤波器是以倒装芯片的工艺应用在前端射频模组里,其特点是Bump的尺寸小(bump高度在50~100μm之间)、间距小、对Bump高度的一致性要求高(共面度在10μm以内)。为了满足以上要求,业内最常选用的是纳米涂层钢网和电铸钢网。

纳米涂层钢网的工艺是:在激光切割的基础上对钢网进行清洗,然后在钢网内壁进行打磨抛光以降低粗糙度,最后涂覆纳米涂层。纳米涂层使接触角显著增加,从而降低钢网材料的表面能,有利于锡膏脱模。

poYBAGQdcnWAX6nlAADgw302764240.jpg

△图4:纳米涂层钢网(Source: Laser Job)

电铸钢网的制作方法是:先在导电基板上用光刻技术制备模板,然后在阻胶膜周围进行直流电铸,最后从光刻胶孔上剥离。电铸钢网的质量和印刷性能取决于光刻胶的灵敏度、所用光刻工具的类型、导电基材的光学性能和电铸工艺。电铸钢网的开孔内壁非常光滑(如图5所示),其印刷脱模的表现也最好最稳定。

pYYBAGQdcnWAQ3ftAAENWrLK6B8786.jpg

△图5:电铸钢网孔壁(Source: Bon Mark)

小结一下,纳米涂层钢网的印刷表现略逊于电铸钢网,其涂层在批量生产一段时间后可能会脱落,但是纳米涂层钢网的价格远低于电铸钢网;电铸钢网的侧壁非常光滑,其印刷表现最好,是超细间距应用的最佳选择,但电铸钢网的价格相当昂贵。钢网的选择取决于客户对产品特性和成本的综合考量。

开孔面积比

由于CTE不匹配会影响封装的可靠性,符合高度要求的Bump在这方面会起到积极的作用。这就要求钢网印刷过程可靠地沉积稳定的锡膏量,以产生坚固的互连。锡膏从钢网孔的释放是由锡膏在钢网孔侧壁和晶圆焊盘之间的相互作用决定的。据文献记载,为了从钢网印刷中获得良好的膏体释放效率,模板开孔面积比[开孔面积比=开口面积/孔壁面积]应大于0.66。该比率限制了给定孔径大小的模板厚度,并要求使用更薄的模板来印刷更细的间距。随着钢网制作工艺的提升,钢网开孔的面积比可以适当降低,如图6所示。

pYYBAGQdcneAOYEdAAHCt8uNIv8784.jpg

△图6:钢网开孔规则。

锡膏

锡膏是由焊粉和助焊剂均匀混合而成的膏体,其中锡球的形状、颗粒大小、尺寸分布、氧化程度以及助焊剂载体的流变性能和配方体系,都对锡膏的印刷和回流性能起着重要作用。细间距印刷用的焊粉一直是贺利氏电子的优势,因为Welco®technology(一种在油介质中分散熔融合金的制造技术)利用两种不同介质的表面张力存在差异的原理,用工艺配方控制粉末尺寸范围,摒弃了传统的网筛工序,避免了粉末颗粒因网筛而导致的形变(表面积变大)。再者,粉末在油介质中得到充分保护,减少了粉末表面的氧化。Welco®焊粉搭配贺利氏独特的助焊剂配方体系,使印刷锡膏的转化率能够得到保证。

poYBAGQdcniAY6fZAAERxiy_bMg453.jpg

△图7:Welco焊粉SEM图片。

当前市场上SAW/BAW滤波器的应用中常见的Bump高度为50-100μm,结合单个芯片的layout,即相邻bump的最小间距,以及相邻芯片的bump的最小间距,6号粉和7号粉锡膏是匹配的选择。粒径的定义是基于IPC的标准(如图8),即6号粉有80%的焊粉粒径分布在5-15μm的区间。

pYYBAGQdcnmARA_UAAEA-2aI6ik177.jpg

△图8:IPC粒径规格。

选择合适粒径的锡膏非常重要,助焊剂体系的选择也是非常关键。因为一些SAW的IDT位置是裸露的,焊锡膏或助焊剂的飞溅都有可能影响IDT的信号和声波之间的转换。对此,贺利氏开发的AP5112和AP520系列产品在开发时均在飞溅方面做了深入的研究,从而尽可能避免飞溅问题。Bump中空洞的表现也是非常重要的质量指标,尤其是在模组中经过多次回流焊之后。

案例分享

应用:SAW filter 6 inch

钽酸锂晶圆(印刷测试以铜板代替钽酸锂晶圆)

Bump高度=72±8μm;共面度<10μm

钢网开孔尺寸:130*140*50μm

锡膏:AP5112 SAC305 T6

印刷稳定性是影响bump高度一致性的关键因素。印刷窗口的定义通常受印刷设备的能力、钢网的加工工艺、产品设计等因素的影响,通常通过实验验证获得。如图9所示,6号粉锡膏的连续印刷表现优异,没有发现连锡和大小点的问题。Bump的高度数据能够更好地说明。

poYBAGQdcnqAUKoaAAJ2EeKxc-0202.jpg

△图9:印刷后。

在回流焊过程中,已印刷在UBM区域的锡膏逐步熔化,助焊剂流至焊锡四周,而焊料熔化后回流到UBM上并在界面之间形成金属间化合物(Intermetallic layer),冷却后形成一定高度的Bump。Bump的平均高度非常靠近目标值,且标准差相对较小,如图10和图11所示。

pYYBAGQdcnuAd3h_AAD2-H5NpMU512.jpg

△图10:Bump高度数据。

poYBAGQdcnuAFjgNAADa4dbQN5A495.jpg

△图11:Bump高度标准差。

Bump高度的指标非常关键,Bump中的空洞也至关重要。在SAW filter上面的结果显示,贺利氏的6号粉和7号粉具有良好的表现,如图12所示。

poYBAGQdcn2AV6DWAADgLA_qU-0698.jpg

△图12:Bump void数据。

晶圆级封装最终会以芯片级应用到系统封装,即以倒装芯片的工艺集成到模组里。在此过程中会经历多次回流焊工艺,那么回流焊之后bump内部的空洞会发生怎样的变化?对此,我们测试了3次回流焊之后bump内部空洞的变化,结果如图13所示。贺利氏的6号和7号粉锡膏。对应的Bump,在经过3次回流焊之后仍然能够保持在比较好的水平。

pYYBAGQdcn6AdDHtAAEHiHGVuag027.jpg

△图13:多次回流焊后空洞变化的数据。

总结

本文简单阐述了晶圆级封装的关键技术点。贺利氏Welco焊粉和独有的助焊剂配方体系能够匹配SAW、BAW等滤波器的晶圆封装需求。更深层次的技术细节,如Bump高度的设计和球高与锡膏量的关系,敬请期待下一篇文章。不论是晶圆级封装还是先进封装贺利氏都能提供成熟的解决方案。

审核编辑黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 滤波器
    +关注

    关注

    162

    文章

    8467

    浏览量

    186258
  • 晶圆
    +关注

    关注

    53

    文章

    5449

    浏览量

    132757
  • 封装
    +关注

    关注

    128

    文章

    9330

    浏览量

    149044
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    扇入型封装技术介绍

    扇入技术属于单芯片晶或板封装形式,常被用于制备
    的头像 发表于 03-09 16:06 669次阅读
    扇入型<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术介绍

    扇出型封装的三大核心工艺流程

    在后摩尔时代,扇出型封装(FOWLP) 已成为实现异构集成、提升I/O密度和缩小封装尺寸的关键
    的头像 发表于 02-03 11:31 1448次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>扇出型<b class='flag-5'>封装</b>的三大核心<b class='flag-5'>工艺</b>流程

    封装良率提升方案:DW185半导体级低黏度助焊剂

    封装的隐藏痛点:助焊剂选择决定焊接质量在
    的头像 发表于 01-10 10:01 372次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>良率提升方案:DW185半导体级低黏度<b class='flag-5'>晶</b><b class='flag-5'>圆</b>助焊剂

    封装Bump制作中锡膏和助焊剂的应用解析

    本文聚焦封装 Bump 制作中锡膏与助焊剂的核心应用,以焊料印刷法、植球法为重点展开。印刷法中,锡膏是凸点主体,需依凸点尺寸选 6/7
    的头像 发表于 11-22 17:00 1121次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b><b class='flag-5'>Bump</b>制作中锡膏和助焊剂的应用<b class='flag-5'>解析</b>

    封装(WLP)中Bump凸点工艺:4大实现方式的技术细节与场景适配

    封装(WLP)中,Bump 凸点是芯片与基板互连的关键,主流实现方式有电镀法、焊料印刷法
    的头像 发表于 10-23 14:49 2973次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>(WLP)中<b class='flag-5'>Bump</b>凸点<b class='flag-5'>工艺</b>:4大实现方式的技术细节与场景适配

    简单认识MEMS电镀技术

    MEMS电镀是一种在微机电系统制造过程中,整个硅表面通过电化学方法选择性沉积金属微结构
    的头像 发表于 09-01 16:07 2482次阅读
    简单认识MEMS<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>电镀技术

    制造中的退火工艺详解

    退火工艺制造中的关键步骤,通过控制加热和冷却过程,退火能够缓解应力、修复晶格缺陷、激活掺杂原子,并改善材料的电学和机械性质。这些改进对
    的头像 发表于 08-01 09:35 2911次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>制造</b>中的退火<b class='flag-5'>工艺</b>详解

    清洗工艺有哪些类型

    清洗工艺是半导体制造中的关键步骤,用于去除
    的头像 发表于 07-23 14:32 2502次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>清洗<b class='flag-5'>工艺</b>有哪些类型

    锡膏在封装中容易出现什么问题?从工艺到设备全解析

    锡膏在封装中易遇印刷桥连 空洞、回流焊焊点失控、氧化、设备精度不足等问题。解决问题需平衡工艺参数,同时设备也需要做精细调准。
    的头像 发表于 07-03 09:35 1271次阅读
    锡膏在<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>中容易出现什么问题?从<b class='flag-5'>工艺</b>到设备全<b class='flag-5'>解析</b>​

    工艺到设备全方位解析锡膏在封装中的应用

    封装含扇入型、扇出型、倒装芯片、TSV 等工艺。锡膏在植球、凸点制作、芯片互连等环节关键
    的头像 发表于 07-02 11:53 1334次阅读
    从<b class='flag-5'>工艺</b>到设备全方位<b class='flag-5'>解析</b>锡膏在<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>中的应用

    什么是扇出封装技术

    扇出封装(FO-WLP)通过环氧树脂模塑料(EMC)扩展芯片有效面积,突破了扇入型封装的I/O密度限制,但其技术复杂度呈指数
    的头像 发表于 06-05 16:25 2945次阅读
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>扇出<b class='flag-5'>封装</b>技术

    扇出型封装技术的工艺流程

    常规IC封装需经过将与IC封装基板焊接,再将IC基板焊接至普通PCB的复杂过程。与之不同,WLP基于IC
    的头像 发表于 05-14 11:08 3121次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术的<b class='flag-5'>工艺</b>流程

    封装工艺中的封装技术

    我们看下一个先进封装关键概念——封装(Wafer Level Package,WLP)。
    的头像 发表于 05-14 10:32 2210次阅读
    <b class='flag-5'>封装工艺</b>中的<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术

    封装技术的概念和优劣势

    封装(WLP),也称为封装,是一种直接在
    的头像 发表于 05-08 15:09 3118次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术的概念和优劣势

    提供半导体工艺可靠性测试-WLR可靠性测试

    随着半导体工艺复杂度提升,可靠性要求与测试成本及时间之间的矛盾日益凸显。可靠性(Wafer Level Reliability, WLR)技术通过直接在未
    发表于 05-07 20:34