0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

先进工艺推进至3nm,10nm以下的成熟工艺有开源的可能吗?

E4Life 来源:电子发烧友网 作者:周凯扬 2022-12-19 02:05 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/周凯扬)在晶圆厂的诸多资产中,光刻机等各种设备决定了是否能制造出先进芯片的硬件实力,而PDK(工艺设计套件)则决定了工艺细节、差异化和可靠性,可以说是每个晶圆厂的软实力。Fabless客户在生产前必须使用晶圆厂提供的PDK,确保晶圆厂能够靠他们的设计成功流片,并实现预期的PPA目标。

然而,这些PDK往往都是封闭保密的,客户需要签订保密协议才能获取到PDK,否则这些套件都被封闭在授权服务器或密码保护的下载网站上。对于现在这个开源盛行的软件生态来说,确实显得有些格格不入了。但这毕竟是商业机密,做此保护可以理解,但也有的晶圆厂开始推出开源PDK。

开源PDK的过去

晶圆厂本身的专有与封闭特质其实也有商用EDA工具厂商的功劳,首先EDA的厂商的数量相较芯片设计公司来说远算不上多,而且就只有那么几家占据主导地位,对于晶圆厂来说,要想做到全部支持无疑是痴人说梦,所以还不如限制支持的工具数量。

然而早在20世纪晶圆制造的热潮初期,有不少设计工具都是开源的,直到后来才逐渐转变成所谓的设计软件。当时的MOSIS基金会推出了一个半开放式的PDK,名为SCMOS,支持到了数个晶圆厂和工艺。

可之所以称之为半开放,就是因为该PDK使用了较为保守的规则,并没有给到生产极限,器件模型和参数可不是顺手可得的,而是也得与MOSIS签订保密协议。如今用SCMOS PDK设计的IP库虽然仍可以提供,但MOSIS已经不再继续为这些PDK提供支持了,所以基本是不可生产的。这也就和一些大学的学术PDK一样,目前处于一个名存实亡的境地。

90nm的开源PDK已成现实

而到了2020年,Google和SkyWater推出的SKY130 PDK则做到了更进一步,不仅提供的是该工艺节点的标准设计规则,还有SRAM和闪存单元这类特殊规则,以及所有器件模型和参数等等。今年7月,谷歌又宣布加深与SkyWater的合作,将开源工艺推进至90nm,推出了SKY90-FD PDK,让开放MPW计划的参与者们都能用上SkyWater的FDSOI CMOS工艺。

这种开源PDK成功卸载了大量与EDA工具支持有关的工作,靠开源社区的开发者互相提供支持,并通过各种各样的工具来利用这些工艺。开发者社区会自行修复发现的错误,补全缺失的功能,也无需签署任何保密协议。

有了SkyWater珠玉在前,一些晶圆厂也开始察觉到开源PDK和MPW项目不仅可以促进开源项目发展,也能充分利用那些现在看来不那么先进的工艺产能。于是格芯也加入了谷歌出资打造的这个开源芯片生态中,拿出了自己的180nm,推出了GF180MCU这一开源PDK。

除了数字标准单元库外,GF180MCU还提供了低中高压器件模型、SRAM、I/O和基本元件(电阻电容晶体管)单元库。不仅可以用于打造电机控制器、RFID,还能用于打造通用MCU和PMIC

结语

虽然开源PDK和MPW已经初见苗头了,但要说目前提供的工艺水平的话,还是稍显落后的,主要还是用来给初创企业与学研界验证一些较为简单的设计,所以10nm到28nm左右的工艺想要开源明显还不现实。

但这里的“落后”仅仅是针对3nm、5nm等最先进的工艺而言的,要知道,像180nm工艺的晶圆依旧有着每年1600万片的出货量。不过随着先进工艺不断往前赶,未来几年内40nm以下的开源PDK还是有可能陆续出现的。

与此同时,中国也应该加大这方面的投入,这并不是要求每个项目都做到“一生一芯”的程度,也不要求每个参与者都能流片出“香山”这样的处理器,但这样的开源芯片计划无疑对于人才培养能起到推动作用,毕竟国内的制造水平早就可以满足180nm的需求了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 开源
    +关注

    关注

    3

    文章

    4431

    浏览量

    46605
  • PDK
    PDK
    +关注

    关注

    1

    文章

    24

    浏览量

    8053
  • 3nm
    3nm
    +关注

    关注

    3

    文章

    238

    浏览量

    15101
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    大突破!三星产出10nm以下DRAM

    电子发烧友网报道(文/李弯弯)近日消息,三星电子已经成功产出全球首个10纳米以下制程的DRAM工程裸晶(Working Die)。这一里程碑式的成果,标志着DRAM制造工艺首次正式迈入个位数纳米时代
    的头像 发表于 04-28 09:10 2297次阅读
    大突破!三星产出<b class='flag-5'>10nm</b><b class='flag-5'>以下</b>DRAM

    芯片制造中的硅片表面细抛光与最终抛光加工工艺介绍

    硅片表面细抛光作为实现超精密加工的关键工序,其核心在于通过精准调控抛光布材质、抛光液成分及工艺参数,在5-8μm的加工量范围内实现局部平整度≤10nm、表面粗糙度≤0.2nm的极致控制,同时进一步降低金属离子污染。
    的头像 发表于 04-01 16:17 446次阅读
    芯片制造中的硅片表面细抛光与最终抛光加工<b class='flag-5'>工艺</b>介绍

    绕开先进制程卡脖子:2026先进封装成中国AI芯片自主突围关键一战

    当7nm/3nm受限,先进封装如何用成熟制程芯粒实现性能跃升?深度剖析国产先进封装如何保障AI产业链安全,重塑全球半导体价值重心。
    的头像 发表于 03-30 15:04 744次阅读

    芯片制造中硅片的表面抛光加工工艺介绍

    硅片表面抛光作为半导体制造中实现超光滑、无损伤表面的核心工艺,其核心目标在于通过系统性化学机械抛光(CMP)去除前道工序残留的微缺陷、应力损伤层及金属离子污染,最终获得满足先进IC器件要求的局部平整度≤10nm、表面粗糙度≤0.
    的头像 发表于 03-30 10:28 2094次阅读
    芯片制造中硅片的表面抛光加工<b class='flag-5'>工艺</b>介绍

    3nm大规模导入光模块:Credo推出二代1.6T光DSP

    电子发烧友网综合报道,在博通推出行业首款3nm光DSP后,Crdeo近日也宣布推出第二代Cardinal系列1.6T光DSP产品,同样基于3nm先进工艺。 AI计算集群正持续突破网络基
    的头像 发表于 03-27 08:50 9916次阅读

    旋极星源基于22nm工艺完成关键IP发布与验证

    随着物联网、移动通信、人工智能及汽车电子等应用的快速发展,市场对芯片在算力、能效、集成度与成本等方面提出了更为严格的要求。22nm工艺节点凭借其在性能、功耗及成本之间的卓越平衡,已成为众多中高端芯片
    的头像 发表于 01-30 16:15 527次阅读
    旋极星源基于22<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>完成关键IP发布与验证

    1.4nm制程工艺!台积电公布量产时间表

    电子发烧友网综合报道 近日,全球半导体代工龙头台积电在先进制程领域持续展现强劲发展势头。据行业信源确认,台积电2nm制程量产计划已严格按时间表推进;得益于人工智能、高性能计算等领域的爆发式需求,晶圆
    的头像 发表于 01-06 08:45 7468次阅读

    0.2nm工艺节点的背后需要“背面供电”支撑

    实现0.2nm工艺节点。   而随着芯片工艺节点的推进,芯片供电面临越来越多问题,所以近年英特尔、台积电、三星等厂商相继推出背面供电技术,旨在解决
    的头像 发表于 01-03 05:58 1.3w次阅读

    目前最先进的半导体工艺水平介绍

    当前全球半导体工艺水平已进入纳米级突破阶段,各大厂商在制程节点、材料创新、封装技术和能效优化等方面展开激烈竞争。以下是目前最先进的半导体工艺水平的详细介绍: 一、制程
    的头像 发表于 10-15 13:58 2746次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    MI300,是AMD首款数据中心HPC级的APU ③英特尔数据中心GPU Max系列 3)新粒技术的主要使用场景 4)IP即芯粒 IP即芯粒旨在以芯粒实现特殊功能IP的即插即用,解决5nm3nm以及
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    。 FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。 在叉形片中,先前独立的两个晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成
    发表于 09-06 10:37

    3D 共聚焦显微镜 | 芯片制造光刻工艺的表征应用

    光刻工艺是芯片制造的关键步骤,其精度直接决定集成电路的性能与良率。随着制程迈向3nm以下,光刻胶图案三维结构和层间对准精度的控制要求达纳米级,传统检测手段难满足需求。光子湾3D共聚焦
    的头像 发表于 08-05 17:46 1538次阅读
    <b class='flag-5'>3</b>D 共聚焦显微镜 | 芯片制造光刻<b class='flag-5'>工艺</b>的表征应用

    三星代工大变革:2nm全力冲刺,1.4nm量产延迟2029年

    在全球半导体代工领域的激烈竞争中,三星电子的战略动向一直备受瞩目。近期,消息传出,三星代工业务在制程技术推进方面做出重大调整,原本计划于2027年量产的1.4nm制程工艺,将推迟
    的头像 发表于 07-03 15:56 1117次阅读

    苹果A20芯片的深度解读

    工艺,相较iPhone 17 Pro搭载的A19 Pro(3nm N3P)实现代际跨越。 ​ 性能与能效 ​:晶体管密度提升15%,同等功耗下性能提升15%,同等性能下功耗降低24-35%,能效比
    的头像 发表于 06-06 09:32 4721次阅读

    台积电2nm良率超 90%!苹果等巨头抢单

    当行业还在热议3nm工艺量产进展时,台积电已经悄悄把2nm技术推到了关键门槛!据《经济日报》报道,台积电2nm芯片良品率已突破 90%,实现重大技术飞跃!
    的头像 发表于 06-04 15:20 1760次阅读