0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

​AD设置丝印到阻焊的间距,并分析丝印重叠对阻焊的影响

凡亿PCB 来源:未知 2022-11-30 07:40 次阅读

Altium Designer设置丝印到阻焊的间距,并分析丝印重叠对阻焊的影响

平时设计时需要养成良好的习惯,才能保证后期的生产效果。例如本节的丝印跟阻焊重叠的规则是需要去遵守,其下就是丝印重叠阻焊的影响。

(1)在我们PCB板打样的时候,一般是以阻焊层优先,假设丝印和焊盘重叠了,那么就会优先选择焊盘,那么附在焊盘上的丝印就会被消除掉。不过一些板厂会提醒你,或者让你把丝印移动一下。

(2)丝印附在焊盘上会影响后期的焊接,焊盘表面上会被盖上油墨,有绝缘作用,会影响上锡。

1、在“设计”菜单栏中找到“规则”选项,或者使用软件默认的快捷键“DR”,打开对应的PCB规则及约束编辑器对话框,如图1所示。


图1 “PCB规则及约束编辑器”对话框


2、在对应的对话框中找到“Manufacturing”分栏中的“Silk To Solder Mask Clearance”规则,对话框右部会弹出对应的规则参数设置,设置对应的间距大小然后点击应用即可,如图2所示。


图2 丝印到阻焊间距规则设置

声明:

本文凡亿教育原创文章,转载请注明来源!
投稿/招聘/广告/课程合作/资源置换请加微信:13237418207
往期文章 精彩回顾

Altium Designer智能粘贴命令的使用教程

PADS Logic的原理图模板的详细设置教程

PADS Layout中怎样测量距离

Mentor PADS软件中的虚拟过孔的添加

Cadence Allegro Xnet的创建详细教程

点击“阅读原文”查看更多干货文章


原文标题:​AD设置丝印到阻焊的间距,并分析丝印重叠对阻焊的影响

文章出处:【微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4220

    文章

    22472

    浏览量

    385772

原文标题:​AD设置丝印到阻焊的间距,并分析丝印重叠对阻焊的影响

文章出处:【微信号:FANYPCB,微信公众号:凡亿PCB】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    究竟FPC上的间距做多大才能保证

    ,在另外一家公司上班,一直暗恋她的毛毛找她帮忙,让如烟给确认一个关于FPC的盘间是否保证桥的问题。 毛毛说他设计了个三层FPC,上面有两个连接器,
    发表于 04-07 10:35

    PADS DRC报盘之间距离过小,间距为7,但是规则的安全间距为5

    PADS DRC报盘之间距离过小,间距为7,但是规则的安全间距为5
    发表于 01-25 13:50

    怎么在PCB设计中去除电路板上的字符丝印

    在某些pcb设计中,字符丝印不需要印到电路板上。针对这种设计需求,可以通过以下两种方案来解决:1、提供给板厂gerber文件生产,但不提供两个丝印文件(后缀为GTO和GBO文件)。
    发表于 12-29 16:26 593次阅读
    怎么在PCB设计中去除电路板上的字符<b class='flag-5'>丝印</b>

    Atium Designer 23 全新功能-丝印制备,解决DFM问题

    进行PCB设计时需要养成良好的设计习惯,才能保证后期的生产效果。例如整板上需要保证丝印跟阻焊的间距规则避免产生丝印重叠造成的PCB制造设计(DFM)问题。
    的头像 发表于 12-20 09:55 210次阅读
    Atium Designer 23 全新功能-<b class='flag-5'>丝印</b>制备,解决DFM问题

    【华秋干货铺】拒绝连锡!3种偷锡盘轻松拿捏

    个边脚盘,来达到元件引脚不连的目的,具体要求如下: 01盘封装引脚间距小于1.27mm时,必须增加偷锡盘。 02偷锡
    发表于 11-24 17:10

    拒绝连锡!3种偷锡盘轻松拿捏

    个边脚盘,来达到元件引脚不连的目的,具体要求如下: 01盘封装引脚间距小于1.27mm时,必须增加偷锡盘。 02偷锡
    发表于 11-24 17:09

    PCB设计技巧丨偷锡盘处理全攻略

    ,来达到元件引脚不连的目的,具体要求如下: 1、 盘封装引脚间距小于1.27mm时,必须增加偷锡盘。与元器件引脚相同。 2、 偷锡
    发表于 11-07 11:54

    PCBA设计时丝印位号错误有什么影响?

    一站式PCBA智造厂家今天为大家讲讲丝印位号设计错误会影响PCBA贴片加工吗?丝印位号对PCBA贴片加工的影响。我们在做PCB设计的时候,非常重视位号的方向和对应的顺序,担心位号丝印方向反了或者
    的头像 发表于 09-19 09:27 403次阅读

    【图文】一文看懂如何制作PCB丝印

    今天是关于: PCB丝印、PCB丝印印刷全部操作过程、PCB丝印设计。 一、PCB丝印是什么? PCB丝印 主要是 基于文本的信息 ,包括
    的头像 发表于 08-09 19:40 3034次阅读
    【图文】一文看懂如何制作PCB<b class='flag-5'>丝印</b>

    PCB丝印是什么?PCB丝印怎么制作?

    PCB丝印主要是基于文本的信息,包括电路点、元件、电路符号等。丝印信号根据PCB的尺寸而变化。
    发表于 07-26 10:57 4344次阅读
    PCB<b class='flag-5'>丝印</b>是什么?PCB<b class='flag-5'>丝印</b>怎么制作?

    这样做,轻松拿捏桥!

    做出相应的处理。 1、桥检查 华秋DFM软件的分析项中包含桥,一键分析后,点击
    发表于 06-27 11:05

    如何优雅地弄好PCB丝印

    很多画PCB的人,会认为丝印不影响电路的性能,所以,对丝印并不重视。但是,对于一个专业的硬件工程师来说,必须重视这些细节。 × 下面介绍如何优雅地弄好PCB丝印 1、摆放的位置 一般来说,电阻、电容
    的头像 发表于 06-22 09:15 1404次阅读
    如何优雅地弄好PCB<b class='flag-5'>丝印</b>

    详解KiCad中的层

    “ 不同EDA对于PCB中物理层的定义基本相同,比如信号层、丝印、助等。但对于工艺层(辅助层)的定义会略有不同,比如Altium Designer没有专门的板框层及Courty
    发表于 06-21 12:13

    KiCad中的层及其应用

    也可以在层上放置文本“开窗”。常见的用途如下: 边缘连接器(比如金手指)区域开窗。 在敷铜区域开窗镀锡,用于大电流的场合。 没有封装的测试点。 添加文本,例如版权所有者和版本号(也可以在
    发表于 06-12 11:03

    新能源动力电池用FPC产品中能否用液态油墨替代覆盖膜?

    动力电池用FPC生产工艺中能否用液态油墨替代覆盖膜?是否可行?
    发表于 06-05 14:32