0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence针对PCIe 6.0的完整IP解决方案

Cadence楷登 来源:Cadence楷登 作者:Tony Chen 2022-05-26 10:42 次阅读

从正式发布至今,PCI Express (PCIe) 发展迅速,在现代数字世界中无处不在,已经成为高性能计算、人工智能/机器学习(ML)加速器、网络适配器和固态存储等应用不可或缺的一项技术。不仅如此,PCIe 技术近期在速度和延迟方面取得的突破让其在存储器架构中也获得了广泛应用(例如通过 PCIe/CXL 插槽连接的持久内存和 DRAM)。

人工智能/机器学习(ML)应用的变革以及企业工作负载加速迁移至云端的趋势,持续推动数据流量前所未有的增长。为了应对未来对数据带宽的需求,PCI-SIG 于2019 年发布了 PCIe 6.0,将数据传输速率翻倍至 64GT/s。最终版 PCIe 6.0 标准已于 2022年1月正式发布。

3495d4d4-dc99-11ec-ba43-dac502259ad0.png

图1:IO 带宽增长预测和 PCIe 标准的演化

PCIe 6.0 的主要挑战

将 I/O 带宽从 PCIe 5.0 的 32GT/s 翻倍至 64GT/s 给信号完整性(SI)带来了巨大挑战。PCIe 向后兼容的需求必须持续支持 PCB、连接头和扩展卡等传统通道。数据速率为 32GT/s 且采用不归零制(NRZ)编码时,传统通道的插入损耗总和在奈奎斯特频率(16GHz)下可达到36dB以上;当速率提升至64GT/s NRZ 时,奈奎斯特频率翻倍至 32GHz,通道的频率相关损耗将增加到 70dB 以上。如此的全通道信号损失将令噪音完全无法识别,传输的数据将无法被有效还原。

PAM4 加持 PCIe

将信号调制模式从非归零编码(NRZ)改至四电平脉冲幅度调制(PAM4)是 PCIe 6.0 克服通道信号损失挑战的方法。

PAM4 是一种多电平信号传输技术,每个单位时间(UI)传输2比特,而 NRZ 每个单位时间仅传输1比特(见图2)。采用 PAM4 信号调制技术的PCIe 6.0 每个 UI 可以传输2比特数据,数据速率在奈奎斯特频率不变的情况下增加一倍,成为 PCIe 6.0 的一大优势。通道损失也因此与 PCIe 5.0 一样可控。

34ce00e8-dc99-11ec-ba43-dac502259ad0.png

图2:PAM4 信号调制

然而,升级至采用 PAM4 信号调制的 PCIe 版本还需要解决一系列挑战,并应对因此导致的复杂性上升。幸运的是,Cadence 对 PAM4 并不陌生。早在 2017 年,Cadence 就通过对 Nusemi 公司的收购开始研发112Gb/s 的 PAM4 技术。

今天,Cadence 已经是多个先进 FinFET 节点下 112G/56G PAM4 SerDes IP 的领先供应商,客户使用我们的 IP 已经开发出多项成功的芯片设计。

协议更新,为效率而生

PIPE 到控制器接口也升级到了 6.0 版本,延迟进一步降低。

PCIe 6.0 标准引入了流控制单元的概念(FLIT),与 PAM4 所需的前向纠错(FEC)高效协同,为采用最常见配置的主流负载提供更低的延迟。

PCIe 前代版本通过动态链路带宽和低功耗状态实现节能。但在此过程中,动态链路带宽会干扰数据流的传输。PCIe 6.0 采用全新的低功耗状态 L0p,可在不干扰数据流的前提下允许功耗相对带宽的按比例调整。

Cadence 针对 PCIe 6.0 的完整 IP 解决方案

350bf7ea-dc99-11ec-ba43-dac502259ad0.png

图3:Cadence 的 PCIe PHY 和控制器解决方案

Cadence 致力于引领行业采用最新的 PCIe 6.0 标准,用 PCIe 6.0 IP 解决方案应对前沿领域快速变革的技术需求。

过去 20年,Cadence 一直是 PCIe PHY 和控制器的领先供应商。采用 Cadence 领先的 PAM4 技术以及经过验证的112G/56G PAM4 以太网 PHY IP,结合在 PCIe 领域深厚的经验,Cadence 致力于为市场提供最先进的 PCIe 6.0 PHY 和控制器 IP。

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子系统设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 cadence.com。

2022 Cadence Design Systems, Inc. 版权所有。在全球范围保留所有权利。Cadence、Cadence 徽标和 www.cadence.com/go/trademarks 中列出的其他 Cadence 标志均为 Cadence Design Systems, Inc. 的商标或注册商标。所有其他标识均为其各自所有者的资产。

原文标题:成熟的PCIe 6.0 IP可极大降低复杂系统开发难度

文章出处:【微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 控制器
    +关注

    关注

    112

    文章

    15165

    浏览量

    170991
  • Cadence
    +关注

    关注

    62

    文章

    881

    浏览量

    140770
  • PCIe
    +关注

    关注

    13

    文章

    1079

    浏览量

    80748

原文标题:成熟的PCIe 6.0 IP可极大降低复杂系统开发难度

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    PCIe 6.0元年,AI与HPC迎来新速度

    电子发烧友网报道(文/周凯扬)2022年1月,PCI-SIG发布了PCIe 6.0规范,正式拉开了接口带宽大幅升级的序幕。然而,在规范公布的两年时间里,也已经更新了6.0.1和6.1版本,PCIe
    的头像 发表于 01-31 09:02 2268次阅读

    IP5316 为移动电源提供完整的电源解决方案

    完整的电源解决方案。得益于 IP5316 的高集成度与丰富功能,使其在应用时仅需极少的外围器件,并有效减小整体方案的尺寸,降低 BOM 成本。IP
    发表于 12-05 09:28

    针对智能手机中的总线及SI/PI的完整测试解决方案及应用案例

    电子发烧友网站提供《针对智能手机中的总线及SI/PI的完整测试解决方案及应用案例.rar》资料免费下载
    发表于 11-10 10:01 2次下载
    <b class='flag-5'>针对</b>智能手机中的总线及SI/PI的<b class='flag-5'>完整</b>测试<b class='flag-5'>解决方案</b>及应用案例

    新思科技成功实现与英特尔PCIe 6.0测试芯片的互操作性

    Express (PCIe6.0 IP在端到端64GT/s的连接下,成功实现与英特尔PCIe 6.0测试芯片的互操作性。这一全新里程碑也
    的头像 发表于 10-16 09:22 475次阅读

    新思科技PCIe 6.0 IP与英特尔PCIe 6.0测试芯片实现互操作

    了新思科技或是英特尔PCIe 6.0解决方案的产品,都将在整个生态系统中进行有效的互联互通,从而降低设计风险并加速产品上市时间
    发表于 10-12 15:11 157次阅读

    新唐针对BMS提出完整解决方案

    128.7万根,年增35.0%。而其中电池管理BMS的需求也迅速发展。 新唐针对BMS提出完整解决方案,由NuMicro® NUC1311作为主控端,下达命令给AFE控制电池电量,将电池电量信息回传给
    发表于 08-25 08:53

    PCIe 6.0的优化设计方案探讨分析

    为了实现64GT/s的链路速度,PCIe 6.0采用脉冲幅度调制4级 (PAM4) 信号,在与32GT/s PCIe相同的单元间隔(UI)中提供4个幅度级别(2 位)。图1显示了三眼眼图与此前的单眼眼图的对比。
    发表于 08-05 09:33 594次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>的优化设计<b class='flag-5'>方案</b>探讨分析

    AI和数据中心:PCIe 6.0,你是懂加速的

    6.0在AI、HPC和数据中心中越来越受欢迎。PCIe 6.0运行速度极快,达到64GT/s,是上一代的两倍。目前,网络服务器、固态驱动器、交换机和AI加速器都已率先采用PCIe
    的头像 发表于 07-12 17:50 1242次阅读

    Cadence 于 2023 PCI-SIG 开发者大会期间展示 PCIe7.0-Ready IP

    本文翻译转载于:Cadence blog 作者:Arif Khan PCIe 7.0 规范起草阶段持续推进,IP 支持开始 2023 年 6 月 13 日在圣克拉拉举办的年度开发者大会
    的头像 发表于 06-28 12:20 409次阅读
    <b class='flag-5'>Cadence</b> 于 2023 PCI-SIG 开发者大会期间展示 <b class='flag-5'>PCIe</b>7.0-Ready <b class='flag-5'>IP</b>

    DB GlobalChip有效运用Cadence的Spectre FX和AMS Designer,将IP验证速度加快2倍

    和混合信号 IP,与现有流程相比,在达到所需精度的同时,可帮助提升 2 倍性能。 Cadence 的这款解决方案助力 DB GlobalChip 加速了 IP 开发和验证周期,可以更快
    的头像 发表于 06-25 12:25 584次阅读

    Cadence 与 Samsung Foundry 达成多年期协议以扩展其设计 IP 产品组合

    高级存储器接口 IP 解决方案扩展到 SF3 并支持具有丰富接口协议的完整 SF5A 设计 IP 组合 中国上海,2023 年 6 月 16 日——楷登电子(美国
    的头像 发表于 06-16 12:15 447次阅读
    <b class='flag-5'>Cadence</b> 与 Samsung Foundry 达成多年期协议以扩展其设计 <b class='flag-5'>IP</b> 产品组合

    芯耀辉致力于提供国产先进工艺的完整IP解决方案

    与产品动态。芯耀辉资深销售总监何瑞灵受邀解读了产业数字化的大背景下,国产先进工艺完整IP解决方案如何为其发展赋能。 以下为分享内容: 目前,中国正在经历数字化经济转型,数字化经济的普及率不断提高,第三产业的数字经济渗透率甚至已经
    的头像 发表于 06-13 14:12 657次阅读

    PCIe 6.0入门之什么是 PCIe 6.0

    PCI Express® 6.0 (PCIe® 6.0) 规范由 PCI-SIG® 于 2022 年 1 月发布。最新一代的 PCIe 标准带来了许多激动人心的新功能,旨在提高计算密集
    的头像 发表于 05-22 17:27 5067次阅读
    <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>入门之什么是 <b class='flag-5'>PCIe</b> <b class='flag-5'>6.0</b>

    芯耀辉的PCIe接口IP方案优势

    PCIe 6.0采用了全新的PAM4编码技术,可以兼容较低速的PCIe5/4/3等协议,与之前的RNZ技术相比,PAM4可以在单位时间内传输更多的数据量。
    发表于 05-11 10:47 629次阅读
    芯耀辉的<b class='flag-5'>PCIe</b>接口<b class='flag-5'>IP</b><b class='flag-5'>方案</b>优势

    Samtec技术前沿 | 多重原因促使PCIe® 6.0采用了PAM4

    PCIe® 6.0规范的一个新功能。   PCIe® 6.0 全新规范      2022年初, PCI-SIG®发布了完整版本的PCI E
    发表于 05-11 10:30 657次阅读
    Samtec技术前沿 | 多重原因促使<b class='flag-5'>PCIe</b>® <b class='flag-5'>6.0</b>采用了PAM4