0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

解析Zynq的加载方式

FPGA之家 来源:FPGA之家 作者:FPGA之家 2022-05-09 10:53 次阅读

FPGA - Zynq - 加载 - BootROM

题外话

BootROM

BootROM Header Definition

BootROM Header Searching and Loading

总结

题外话

第一次使用Markdown编写博客,之前都是直接用word或者onenote写好之后复制到博客上,发现文字编排效果很差,不忍翻阅下去。所以转投markdown怀抱。

这里将会新开一个章节,专门更新关于Zynq的一些心得,我希望能够完成以下几个方面:

6c20d514-cf2b-11ec-bce3-dac502259ad0.png

因此,我希望能够通过Zynq片上强大的FPGA资源和ARM资源,来完成FPGA工程师和ARM工程师的协同工作,一般来说FPGA部分来完成所有高速接口驱动以及一些高速算法(并行独立或者串行复用),然后ARM部分来完成通信协议的实现,不管是私有的(如用户自定义的串口协议的封包和解包)或者标准的(如TCP/IP或者USB等),以及FPGA的流程控制,错误状态控制还有远程更新控制等。

为了完成上述化学反应,一个很重要的方面就是如何协调ARM和FPGA(都是Zynq片上的资源),这个其实很多开发板的学习手册都已经给出了答案,那就是应用AXI4总线。那剩下的问题就是,如何实现Multiboot以及fallback。

因为在S6或者其他7系列的FPGA中,是有一套非常成熟的FPGA加载机制(Xilinx有很详细的指导手册),但是来到Zynq时代,这个方式变了。为什么呢?因为现在zynq上有ARM了,所有的加载工作实际上可以借由ARM来实现,这无疑也给用户带来了灵活的操作空间,即用户可以自己整一套属于自己的,满足要求的加载方式,这也是本文研究的重点:解析Zynq的加载方式。

这里将通过对比Zynq的TRM和FSBL源码,来一步一步解析Zynq的加载流程,如下所示

6c3affb6-cf2b-11ec-bce3-dac502259ad0.png

运行流程简单的说就是:

触发条件 POR或者non-POR

ARM加载BootROM,这个程序停留在Zynq内部ROM,用户无法修改,用于实现搜索FLASH中的BootROM header,然后根据Header(这个header在整个FLASH中至少需要一个,Xilinx的软件会自动整合出来这哦头文件)信息,将FSBL加载到OCM(on chip memory)

开始运行FSBL,进一步加载Bitstream(PL用,如果有bit文件在FLASH中的话)或者其他镜像(PS用,裸机或者带系统)

run 上述的其他镜像,裸机或者RTOS的话直接run,linux的话需要先运行u-boot

BootROM

永远问自己,我们的芯片(在这里是Zynq)在POR复位或者non-POR 复位后,ARM是怎么样一步一步最终来到用户的main.c,对FPGA工程师而言,就是FPGA是怎么完成初始化任务的。

这里我们不妨写的详细一点,将所有的技术细节都呈现出来。这就需要我们打开Zynq的TRM:

6c518506-cf2b-11ec-bce3-dac502259ad0.png

可以看到,在non-POR或者POR以后,Zynq会完成:

锁存配置引脚,如下图所示,

6c8fcdb6-cf2b-11ec-bce3-dac502259ad0.png

2 初始化PLL(根据复位时锁存的进行选择初始化或者不初始化)

3 初始化APU(由两个ARM CPU构成)

4 ROM CRC check

5 初始化boot用的引脚(Q-spi,NOR,SD,NAND等等),根据上一步锁 存的配置引脚进行选择。

6 出发并等待PL完成初始化,前提是PL部分上电已经完成的话。如果此时PL8 上电没有完成,这这一步直接跳过

7 开始搜索BootROM Header,如果搜索到了一个合法的header,就会基于这个header加载FSBL(加密或不加密)

8 被加载的FSBL可能是XIP(execute in place,在存储器里直接运行)或者是被加载到了DDR中,加载完毕后BootROM完成任务,将控制权交给了FSBL。

通过上面的流程描述,我们可以获得一个表观的理解,原来Zynq加载蛮复杂的。因为Zynq里面包含了PS(APU,即两个ARM Cortex-A9 cpu)和PL(根据系列的不同,可能是A7系列,也可能是K7系列)两个部分。

这两个部分的加载,会根据用户选择的不同而不同,如下所示:

6ca34f26-cf2b-11ec-bce3-dac502259ad0.png

从上面可以知道,PS的加载和PL的加载并不是完全独立的,如下图所示

6cbaa8ec-cf2b-11ec-bce3-dac502259ad0.png

6cd4d0be-cf2b-11ec-bce3-dac502259ad0.png

Note 1: if PL was power-up(needed for JTAG or secure mode), BootROM will initial PL then wait until PL complete initialization

如上流程,就是整个PS和PL加载的过程,基本上我们只需要保证合适的文件被正确的烧写到FLASH中,那么整个加载就会正确的跑下去,这个所谓的合适的文件包括:

1 BootROM Header, Xilinx的工具自动生成

2 FSBL,Xilinx由范例工程

3 BitStream,用户根据项目自定义的PL固件,即ARM固件

4 Application.elf,用户根据项目自定义的PS固件,即FPGA固件

整个BootROM是写死在Zynq的片上ROM中,其中最重要,同时也会影响后面FSBL执行的,就是BootROM Header的searching 和 loading。

BootROM Header Definition

类似于A7或者S6系列的multiboot过程需要一个header文件,它用于实现:

1 同步,FLASH位数自动检测

2 指定 Golden所需的Bin在FLASH中的Offset

3 指定Function所需的Bin在FLASH中的Offset

4 发送PROGRAM-B指令,让FPGA开始加载Bin

在Zynq系列中,这个Header的功能被进一步的扩大,下面我们来看一下这个Header的定义吧:

6ced9ca2-cf2b-11ec-bce3-dac502259ad0.png

6d06a1ac-cf2b-11ec-bce3-dac502259ad0.png

接下来逐条来解释其作用,同时留下一点伏笔,因为这些最终都会被FSBL所引用。

1 Interrupt Table for Execution-in-Place — 0x000 to 0x01C

这些数据用于XIP,这里不讨论

2 Width Detection — 0x020

用于检测Qspi的位宽到底是X1,X2,还是X4,如果是X8,还需要下面那个 Image Identification 寄存器

3 Image Identification — 0x024

固定为0x584C4E58,‘XLNX’,还可用于X8检测

4 Encryption Status — 0x028

配置FSBL/User code到底是加密还是不加密

5 FSBL/User Defined — 0x02C

用于保存Header的版本,应该也是xilinx自动生成的

6 Source Offset — 0x030

用于保存FSLB/User code image被保存的offset地址,这个Offset是相对于Header的起始位置而言的,这个在FSBL中会有体现,这留个记号

7 Length of Image — 0x034

用于保存被加载的FSLB/User code image的大小,<=192KB。该数据=0时意味着不需要copy,是XIP。

8 FSB Load Address— 0x038

FSLB/User code image copy的目标地址,因为该image是存在FLASH中的,需要被复制到其他OCM中去。

9 Start of Execution — 0x03C

copy完以后,cpu需要从哪里开始执行第一条代码,<= 0x30000,也即是192KB。这个很重要,会在介绍FSBL源码的时候重新在验证并确认这个功能。然而这样地址,或者长度之类的,都是通过配置Xilinx提供的工具自动打包生成的。

10 Total Image Length — 0x040

load进OCM的总长度,这个长度会大于等于Length of Image — 0x034,因为在加密模式下,还会包含HMAC头文件之类的。

11 QSPI Config Word — 0x044

固定为0x01

12 Header Checksum — 0x048

0x020 to 0x044的checksum,用于验证Header是否完整,FSBL会应用到

13 FSBL/User Defined— 0x04C to 0x097

自定义数据

14 ???Boot Header Table Offset???— 0x098

TRM中这个数据的命名好像有问题

15 QSPI Config Word — 0x09C

指向Image Header Table,这个Table里面会记录整个FLASH里面除了FSBL以外,还有几个image,包括Bitstream,elf等等。每一个image会有一个Header(不是这里的BootROM Header,而是专门的Header,FSBL里面在介绍),所有的Header组成一个Table。

16 Register Initialization Parameters — 0x0A0 to 0x89C

利用Add+Data的方式,直接对某个地址进行数据写操作,应该非常高效,估计也是xilinx工具自动生成的。

17 FSBL/User Defined — 0x8A0 - 0x8BF

18 FSBL Image or User Code Start Address — 0x8C0

FSBL Image or User Code 实际可以放置的起始地址,也就是上面的Source Offset — 0x030 >= 0x8C0

介绍了这么多,估计一时也不好消化,没有关系,上面黄色标记了的数据,会在FSBL中隆重的重新介绍。

BootROM Header Searching and Loading

回到老话题,BootROM会利用上述BootROM Header把FSBL拷贝到OCM中,然后让FSBL接管CPU开始run。而实际上FSBL也会应用上面的BootROM Header文件去寻找下一步所需的image,包括BitStream等,这个以后再说。

那么BootROM 是如何找到BootROM Header的呢?

6d28fee6-cf2b-11ec-bce3-dac502259ad0.png

1 BootROM会首先在FLASH的0x00处寻找Header,依据就是Image Identification parameter – 0x024 是否等于 ‘XLNX’ . 其次就是检查Header Checksum — 0x048

2 如果都没有问题,就按照Header内容将FSBL的code加载到OCM的指定位置,然后run。

3 如果有问题,将Multiboot reg 加 1 ,然后自动发送non-POR,下一次运行的BootROM下一个32KB来寻找Header ,并重新检查是否满足条件。

4 Multiboot reg在这个寄存器不会被non-POR清除,会被保留到下一次的Boot中去

因此,BootROM Header 必须放置在32KB的整数倍位置,这个应该是Xilinx的工具自动完成的

这个检查checksum的操作也同样的在FSBL中被执行,以后在介绍

总结

介绍了这么多,总结一下:

重启后自动执行BootROM

BootROM会自动寻找 BootROM Header

找到Header后,会将FSBL加载到OCM中

然后将CPU的PC指针指向目标地址,同时FSBL开始run

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1592

    文章

    21207

    浏览量

    592144
  • Zynq
    +关注

    关注

    9

    文章

    598

    浏览量

    46477
  • bootrom
    +关注

    关注

    0

    文章

    6

    浏览量

    3648

原文标题:FPGA - Zynq - 加载 - BootRom

文章出处:【微信号:zhuyandz,微信公众号:FPGA之家】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    FPGA逻辑加载方式有哪些

    请问FPGA逻辑加载方式有哪些?例如flash等
    发表于 01-26 10:05

    如何在LabVIEW中清晰加载图片呢?

    有开发者提出,在使用LabVIEW开发图片加载显示程序时,为什么明明看着很清晰的图片,LabVIEW加载显示后就变得粗糙,线条不流畅。
    的头像 发表于 12-20 09:08 506次阅读
    如何在LabVIEW中清晰<b class='flag-5'>加载</b>图片呢?

    在MATLAB中如何保存和加载消息

    保存和加载消息 您可以保存消息并存储内容以供以后使用。 例如从订阅者获取一条新消息。 posedata = receive(posesub, 10 ) 然后使用MATLAB的保存函数将姿态数据保存
    的头像 发表于 11-15 15:17 139次阅读

    采用回调函数的方式优化嵌入式系统命令解析

    在嵌入式系统开发中,命令解析是一个关键的环节,它负责解析用户或其他系统发送的命令,并执行相应的操作。传统的命令解析方法通常采用switch case语句,这种方式虽然经典,但在功能扩展
    的头像 发表于 11-14 09:19 344次阅读
    采用回调函数的<b class='flag-5'>方式</b>优化嵌入式系统命令<b class='flag-5'>解析</b>

    车规MCU的启动加载程序是什么

    启动加载程序(bootloader) 车规MCU的启动加载程序(bootloader)是一种用于在汽车电子控制单元(ECU)上加载和更新应用程序的软件。它具有以下主要功能和实现要点: 引导加载
    的头像 发表于 10-27 17:26 1039次阅读

    类隔离实现之自定义类加载器的扩展

    机制。 2、类加载是什么? 类加载是一种过程,是将class文件加载到jvm内存的过程。当代码逻辑中需要引用类时,通过类加载加载引用类对象
    的头像 发表于 10-08 15:17 224次阅读

    Python模块的加载问题

    模块的加载问题 当导入一个模块时, 模块中的代码都会被执行. 如果再次导入这个模块,则不会再次执行 者为什么这么设计?因为 导入模块更多的时候需要的是定义模块中的变量、函数、对象等. 这些并不需要
    的头像 发表于 09-11 17:43 521次阅读

    Xilinx Zynq7035算力指标

    本文介绍广州星嵌DSP C6657+Xilinx Zynq7035平台下Xilinx Zynq7035算力指标。
    的头像 发表于 07-07 14:15 706次阅读
    Xilinx <b class='flag-5'>Zynq</b>7035算力指标

    AMD FPGA的SelectMAP加载模式

    在不带内置ARM核的AMD FPGA产品系列中,FPGA的程序加载方式并没有发生大的变化
    的头像 发表于 07-07 14:14 1081次阅读
    AMD FPGA的SelectMAP<b class='flag-5'>加载</b>模式

    西门子博途STL指令L:加载

    使用“加载”指令,可加载累加器 1 中特定操作数的内容。
    的头像 发表于 07-07 10:07 3212次阅读

    Linux内核模块加载过程解析(1)

    `insmod_main()`函数是 insmod 命令的入口函数,该函数首先通过函数参数获取被加载模块的名字并存入局部指针变量 filename,然后调用`bb_init_module()`函数进行后续操作。
    发表于 06-27 15:42 352次阅读

    AN-2058: ADuCM355用户引导加载程序

    用户应用程序可以实现自己的引导加载程序,提供一个用于现场自我更新的机制。实现自己的用户引导加载程序要求以适当的方式构建用户应用程序,使其适合用户引导加载程序。
    的头像 发表于 06-16 16:31 517次阅读
    AN-2058: ADuCM355用户引导<b class='flag-5'>加载</b>程序

    ZYNQ(FPGA)与DSP之间GPIO通信实现

    本文主要介绍说明XQ6657Z35-EVM 高速数据处理评估板ZYNQ(FPGA)与DSP之间GPIO通信的功能、使用步骤以及各个例程的运行效果。1.1 ZYNQ与DSP之间GPIO通信1.1.1
    发表于 06-16 16:02

    为什么AN12218SW引导加载程序无法解析生成的.srec文件?

    当将提供的 S32K148 引导加载程序应用程序与 S32DS 生成的 .srec 文件一起使用时,它无法写入未对齐的短语。 请 NXP:修复 Bootloader 中的 srecord 解析器或修复生成的 .srec 文件
    发表于 05-06 06:37

    多帧CAN报文怎么提供解析效率?

    目前做了BCU的解析程序,有多个ID所以就采用FOR循环的方式。不同的ID对应不同的分支,每个分支下有对应的解析子VI和显示控件。但是感觉效率很低,有更高效的方式吗?
    发表于 04-19 09:44