传感器是任何工业系统,尤其是工业物联网解决方案的关键组成部分。从简单的温度测量热电偶,到结合多个异构....
2000年的时候,做设计基本都是使用Xilinx公司的Virtex和Virtex-E系列芯片。那时候....
FPGA之家 发表于 04-26 09:54
•100次阅读
芯片到芯片SERDES最初用于盒间通信。但是,因为它能出色地处理同一块电路板上的芯片间通信,因而在....
FPGA之家 发表于 04-11 11:11
•184次阅读
CPU是相通的,相信大部分的同学都学习过单片机,是有一定基础的。如果你碰到问题,去尝试了,自己把问题....
FPGA之家 发表于 03-13 09:38
•269次阅读
IP(Intelligent Property) 核是具有知识产权核的集成电路芯核总称,是经过反复验....
FPGA之家 发表于 03-07 09:35
•689次阅读
SystemVerilog 接口的开发旨在让设计中层级之间的连接变得更加轻松容易。 您可以把这类接....
FPGA之家 发表于 03-04 15:25
•427次阅读
集成电路被誉为高端制造业的“皇冠明珠”,而在集成电路里,FPGA又被称为“万能芯片”,作为可定制的芯....
FPGA之家 发表于 01-23 10:46
•454次阅读
CPLD和FPGA都是由逻辑阵列模块构成的,但是CPLD的LAB基于乘积和宏单元,而FPGA的LAB....
FPGA之家 发表于 01-23 09:17
•370次阅读
卷积占据了CNN网络中绝大部分运算,进行乘法运算通常都是使用FPGA中的DSP,这样算力就受到了器件....
FPGA之家 发表于 01-19 09:14
•415次阅读
对于FPGA调试,主要以Intel FPGA为例,在win10 Quartus ii 17.0环境下....
FPGA之家 发表于 01-12 09:34
•891次阅读
大家在进行FPGA选型时都会看见一个参数:Speed Grade,这就是芯片的速度等级。
FPGA之家 发表于 01-08 09:20
•1157次阅读
在数字设计中,时钟代表从寄存器(register)到寄存器可靠传输数据的时间基准。
FPGA之家 发表于 01-04 09:16
•717次阅读
一般情况下, i2c 设备焊接没什么问题,按照设备手册一步步来,基本上就顺风顺水能够用起来。如果这么....
FPGA之家 发表于 12-26 09:33
•557次阅读
首先个人用的是QuartusII11.0,开发板用的是CycloneIV的EP4CE6E22C8N芯....
FPGA之家 发表于 12-25 09:13
•773次阅读
有一个有趣的现象,众多数字设计特别是与FPGA设计相关的教科书都特别强调整个设计最好采用唯一的时钟域....
FPGA之家 发表于 12-22 09:04
•935次阅读
笔者与SDRAM有段不短的孽缘,它作为冤魂日夜不断纠缠笔者。笔者尝试过许多方法将其退散,不过屡试屡败....
FPGA之家 发表于 12-15 09:09
•705次阅读
写了这么多FPGA的文章却从来没有涉及过国产FPGA,很多网友甚至不知道还有国产FPGA。下面列举一....
FPGA之家 发表于 12-12 11:30
•2358次阅读
AD9249的SPI控制模块包含4根信号线,即CSB1、CSB2、SDIO以及SCLK。但CSB1、....
FPGA之家 发表于 12-12 10:47
•1045次阅读
本篇将以德州仪器(TI)的高速ADC芯片—ads52j90为例,进行ADC的4线SPI配置时序介绍与....
FPGA之家 发表于 12-11 09:05
•786次阅读
I2C协议中最重要的一点是I2C地址。这个地址有7位和10位两种形式。
FPGA之家 发表于 12-05 09:16
•526次阅读
有将近两个月没有学习一些新东西,更新一下博客了。一直在忙公司的一个项目,是做一款支持LSTM和RNN....
FPGA之家 发表于 11-30 09:36
•869次阅读
消失了好久,没有写文章,也没有做笔记,因为最近再赶一个比赛,时间很紧,昨天周六终于结束了,所以趁着周....
FPGA之家 发表于 11-20 10:04
•307次阅读
带宽是影响FPGA加速器的重要因素,因为大量的并行计算对数据量要求很大。
FPGA之家 发表于 11-16 16:36
•436次阅读
单片机晶振电路中两个微调电容不对称会怎样?相差多少会使频率怎样变化?我在检测无线鼠标的接受模块时,发....
FPGA之家 发表于 11-15 15:54
•476次阅读
大规模的整数加法在数字信号处理和图像视频处理领域应用很多,其对资源消耗很多,如何能依据FPGA物理结....
FPGA之家 发表于 11-08 09:06
•713次阅读
为了确保寄存器在时钟沿稳定采集数据,那么必须要满足寄存器的建立,保持时间要求。 建立时间要求:在寄存....
FPGA之家 发表于 11-07 09:30
•335次阅读
由于卷积核数据在计算过程中保持不变,更新较慢。这样就可以利用LUT来存储权重并同时进行乘法运算。
FPGA之家 发表于 11-06 09:07
•463次阅读
方法1.通过状态机来实现,通过verilog控制FPGA,让它该快的时候快,该慢的时候慢。
FPGA之家 发表于 11-02 09:48
•375次阅读
Xilinx 提供两款工具来构建和部署嵌入式 Linux 解决方案。这些工具有 Xilinx 的 P....
FPGA之家 发表于 10-31 16:59
•320次阅读
Vitis 统一软件平台包括一组广泛的、性能优化的开源库,这些库提供了即开即用的加速功能,并且对现有....
FPGA之家 发表于 10-30 17:23
•329次阅读