0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

MCM、CoWoS已被2.5D先进封装技术广泛应用

世芯电子 来源:世芯电子 作者:世芯电子 2022-02-08 14:13 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

【中国集成电路设计业 2021 年会暨无锡集成电路产业创新发展高峰论坛(ICCAD 2021)】在无锡太湖国际博览中心圆满落幕。

为期2天的高峰论坛丰富、气氛热烈、亮点纷呈,受到了来自全国各地业界人士的广泛关注和思想碰撞。下面就请跟随世芯电子一起,共同回顾本届展会精彩盛况。

世芯电子展台深受欢迎

直面挑战,永远创新

在23日的IC与IP设计服务论坛上,世芯电子研发总监温德鑫结合了一些Alchip的设计案例,发表了演讲【高性能运算/人工智能设计和2.5D/3D先进封装】。

他表示:高性能运算和人工智能产品通常具有超大规模的逻辑门数、高主频、高功耗的特性。随着时间增长,2.5D的小芯片技术和3D封装技术近年来也变得越来越流行。例如MCM、CoWoS已经被2.5D先进封装技术广泛应用,以达到更高的功能、带宽和能耗比。而这种类型的芯片本身在技术和项目管理方面都存在巨大的挑战,但世芯电子的创新脚步永不停歇。

在论坛上,温德鑫还讲述了下一代高性能运算及人工智能芯片的发展趋势,以及对应设计中的挑战和应对方法。同时,展示了近年来Alchip完成的2.5D CoWoS 产品,其中多颗CoWoS 产品已经或者即将进入量产,以及应对于未来chiplet 应用的世芯电子die-to-die IP APLink的成果和未来研发路线图。

世芯电子成立以来, 已完成众多高阶制程(16纳米以下)及高度复杂SoC案例的成功设计。相信在不久的未来,我们依然能保持初心,砥砺前行,深耕在这片“芯芯向荣”的土地,贡献自己的能量。

原文标题:ICCAD完美落幕 | 世芯将永远走在创新路上

文章出处:【微信公众号:世芯电子】欢迎添加关注!文章转载请注明出处。

审核编辑:汤梓红

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54412

    浏览量

    469150
  • 集成电路
    +关注

    关注

    5464

    文章

    12680

    浏览量

    375667
  • 封装
    +关注

    关注

    128

    文章

    9328

    浏览量

    149037

原文标题:ICCAD完美落幕 | 世芯将永远走在创新路上

文章出处:【微信号:gh_81c202debbd4,微信公众号:世芯电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    一文详解器件级立体封装技术

    2D2.5D和3D立体封装技术广泛应用于倒装芯片和晶圆级
    的头像 发表于 04-10 17:06 1549次阅读
    一文详解器件级立体<b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    CoWoS(Chip-on-Wafer-on-Substrate)先进封装工艺的材料全景图及国产替代进展

    这张图是CoWoS(Chip-on-Wafer-on-Substrate)先进封装工艺的材料全景图,清晰展示了从底层基板到顶层芯片的全链条材料体系,以及各环节的全球核心供应商。下面我们分层拆解:一
    的头像 发表于 03-28 10:21 659次阅读
    <b class='flag-5'>CoWoS</b>(Chip-on-Wafer-on-Substrate)<b class='flag-5'>先进</b><b class='flag-5'>封装</b>工艺的材料全景图及国产替代进展

    2.5D封装关键技术的研究进展

    随着摩尔定律指引下的晶体管微缩逼近物理极限,先进封装技术通过系统微型化与异构集成,成为突破芯片性能瓶颈的关键路径。
    的头像 发表于 03-24 09:10 1381次阅读
    <b class='flag-5'>2.5D</b><b class='flag-5'>封装</b>关键<b class='flag-5'>技术</b>的研究进展

    半导体先进封装之“2.5D/3D封装技术”的详解;

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 讲到半导体封装,相信大家现阶段听到最多的就是“先进封装”了。 其实先进
    的头像 发表于 03-20 09:38 3329次阅读
    半导体<b class='flag-5'>先进</b><b class='flag-5'>封装</b>之“<b class='flag-5'>2.5D</b>/3<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>”的详解;

    台积电如何为 HPC 与 AI 时代的 2.5D/3D 先进封装重塑热管理

    随着半导体封装不断迈向 2.5D、3D 堆叠以及异构集成,热管理已成为影响性能、可靠性与量 产能力的关键因素之一。面向高性能计算(HPC)和人工智能(AI)的芯片功率密度持续提升, 封装
    的头像 发表于 03-18 11:56 911次阅读
    台积电如何为 HPC 与 AI 时代的 <b class='flag-5'>2.5D</b>/3<b class='flag-5'>D</b> <b class='flag-5'>先进</b><b class='flag-5'>封装</b>重塑热管理

    短波红外(SWIR)成像技术:重塑先进封装检测的精度与效率

    滨松SWIR相机产品 在“超越摩尔”(More than Moore)时代,先进封装技术已成为驱动半导体性能持续攀升的核心引擎。随着异质集成、2.5D/3
    的头像 发表于 03-09 07:45 197次阅读
    短波红外(SWIR)成像<b class='flag-5'>技术</b>:重塑<b class='flag-5'>先进</b><b class='flag-5'>封装</b>检测的精度与效率

    先进封装成破局,博通率先落地3.5D,6000mm²超大集成

    基于其3.5D超大尺寸系统级封装(XDSiP)平台打造的2纳米定制计算SoC。随着博通新品的交付,3.5D时代也加速到来。   重新定义维度:什么是3.5D XDSiP?
    的头像 发表于 03-02 04:51 1.2w次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>成破局,博通率先落地3.5<b class='flag-5'>D</b>,6000mm²超大集成

    2D2.5D与3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续芯片性能提升的关键路径。本文将从
    的头像 发表于 01-15 07:40 1143次阅读
    2<b class='flag-5'>D</b>、<b class='flag-5'>2.5D</b>与3<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>的区别与应用解析

    CoWoS产能狂飙下的隐忧:当封装“量变”遭遇检测“质控”瓶颈

    先进封装竞赛中,CoWoS 产能与封测低毛利的反差,凸显检测测试的关键地位。2.5D/3D 技术
    的头像 发表于 12-18 11:34 573次阅读

    先进封装市场迎来EMIB与CoWoS的格局之争

    技术悄然崛起,向长期占据主导地位的台积电CoWoS方案发起挑战,一场关乎AI产业成本与效率的技术博弈已然拉开序幕。   在AI算力需求呈指数级增长的当下,先进
    的头像 发表于 12-16 09:38 2530次阅读

    技术资讯 I 一文速通 MCM 封装

    本文要点MCM封装将多个芯片集成在同一基板上,在提高能效与可靠性的同时,还可简化设计并降低成本。MCM封装领域的最新进展包括有机基板、重分布层扇出、硅中介层和混合键合。这些
    的头像 发表于 12-12 17:10 7373次阅读
    <b class='flag-5'>技术</b>资讯 I 一文速通 <b class='flag-5'>MCM</b> <b class='flag-5'>封装</b>

    HBM技术CowoS封装中的应用

    HBM通过使用3D堆叠技术,将多个DRAM(动态随机存取存储器)芯片堆叠在一起,并通过硅通孔(TSV,Through-Silicon Via)进行连接,从而实现高带宽和低功耗的特点。HBM的应用中,CowoS(Chip on W
    的头像 发表于 09-22 10:47 2665次阅读

    华大九天推出芯粒(Chiplet)与2.5D/3D先进封装版图设计解决方案Empyrean Storm

    随着“后摩尔时代”的到来,芯粒(Chiplet)与 2.5D/3D 先进封装技术正成为突破晶体管微缩瓶颈的关键路径。通过异构集成将不同的芯片
    的头像 发表于 08-07 15:42 4954次阅读
    华大九天推出芯粒(Chiplet)与<b class='flag-5'>2.5D</b>/3<b class='flag-5'>D</b><b class='flag-5'>先进</b><b class='flag-5'>封装</b>版图设计解决方案Empyrean Storm

    多芯粒2.5D/3D集成技术研究现状

    面向高性能计算机、人工智能、无人系统对电子芯片高性能、高集成度的需求,以 2.5D、3D 集成技术为代表的先进封装集成
    的头像 发表于 06-16 15:58 2127次阅读
    多芯粒<b class='flag-5'>2.5D</b>/3<b class='flag-5'>D</b>集成<b class='flag-5'>技术</b>研究现状

    分享两种前沿片上互连技术

    随着台积电在 2011年推出第一版 2.5D 封装平台 CoWoS、海力士在 2014 年与 AMD 联合发布了首个使用 3D 堆叠的高带宽存储(HBM)芯片,
    的头像 发表于 05-22 10:17 1299次阅读
    分享两种前沿片上互连<b class='flag-5'>技术</b>