0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

发现相位噪声、锁定时间或杂散问题请检查锁相环的环路滤波器带宽

电子设计 来源:电子设计 作者:电子设计 2022-01-11 16:00 次阅读

作为最重要的设计参数之一,选择环路带宽涉及到抖动、相位噪声、锁定时间或杂散之间的平衡。适合抖动的最优环路带宽BWJIT也是数据转换器时钟等许多时钟应用的最佳选择。如果BWJIT并非最佳选择,首先要做的仍是寻找最优环路带宽。

图1中,锁相环(PLL)与压控振荡器(VCO)噪声交叉处的偏移,BWJIT(约为140kHz)通过减少曲线下方的面积来优化抖动。

尽管此带宽BWJIT对抖动而言是最优的,但对于相位噪声、锁定时间或杂散却并非如此。表1给出了环路带宽对这些性能指标的影响的大致参考。

性能指标 最优带宽 备注
抖动 BWJIT 最优值一般为BWJIT。在低集成限制更高的一些情况下,有时较窄的环路带宽实际上效果更好。
锁定时间 无限 VCO锁定时间随着环路带宽的增加而提高,但有时会受到VCO校准时间(用于集成VCO)的限制,或因VCO输入电容等寄生电容而使带宽无法增加。
杂散 0Hz 一般而言环路带宽越窄,杂散越好,但有时会由环路滤波器周围来自主板或芯片上的串扰所主导。
相位噪声 0Hz或无限 如果相位噪声低于最优抖动带宽,相位噪声会随着带宽的变宽而增大,直到变成仅为输入基准和PLL造成的噪声。
如果相位噪声偏移大于最优抖动带宽,相位噪声会随着环路带宽的变窄而增大,直到变成仅为独立的VCO噪声。

表1:环路带宽对关键参数的影响

为了说明表1,图2中的模拟显示了变化的环路带宽的影响。锁定时间与抖动标准化指标为图2中从最小值增加的百分比。杂散与相位噪声指标为图2中从最小值增加的分贝。

如图1所预测,环路带宽为140kHz左右时,最优抖动确实为最佳。环路带宽超出此范围会有利于锁定时间和10kHz相位噪声,但是会降低杂散和1MHz偏移的相位噪声。

因此,选择环路带宽的一种较好的方法是先选择最优抖动带宽(BWJIT),然后增加带宽提高锁定时间或低频偏相位噪声,或者降低带宽提高高频偏相位噪声或杂散。

选择正确的环路带宽遇到问题?登录并在下方评论。

审核编辑:金巧

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 振荡器
    +关注

    关注

    28

    文章

    3518

    浏览量

    137639
  • 噪声
    +关注

    关注

    13

    文章

    1070

    浏览量

    47063
  • 模拟
    +关注

    关注

    7

    文章

    1413

    浏览量

    83655
收藏 人收藏

    评论

    相关推荐

    锁相环路锁定状态的条件及类型

    基本锁相环通常由锁相检测器(Phase Detector)、低通滤波器(Loop Filter)和令牌圈振荡器(VCO)组成。它是最简单的锁相环形式,用于频率和
    的头像 发表于 01-31 16:00 418次阅读
    <b class='flag-5'>锁相环路</b><b class='flag-5'>锁定</b>状态的条件及类型

    锁相环锁定时间取决于哪些因素

    锁相环路是由鉴相器《简称PD》、还路滤波器〔(简称LPF或LE和压控振荡器(简称VCO〕三个部件组成闭合系统。这是一个基本环路,其各种形式均由它变化而来。
    的头像 发表于 01-31 15:54 822次阅读
    <b class='flag-5'>锁相环</b><b class='flag-5'>锁定时间</b>取决于哪些因素

    锁相环锁定后一定不存在频差吗?

    消除频差,下面将详细探讨这个问题。 首先,了解锁相环的原理对于理解频差的存在是很重要的。锁相环相位比较器、低通滤波器、控制电压生成器和振荡器组成。
    的头像 发表于 01-31 15:25 235次阅读

    为什么说锁相环相当于一个窄带跟踪滤波器

    锁相环路(PLL)。锁相环是一种控制系统,它可以将一个信号锁定到参考频率上,保持相位一致。它由一个相位检测器、一个低通
    的头像 发表于 01-31 15:24 232次阅读

    环路的跟踪状态和锁定状态的区别?锁相环路锁定状态应满足什么条件?

    环路的跟踪状态是指锁相环锁定后的状态,即环路中的压控振荡器(VCO)的输出信号的相位能够自动跟踪输入信号的
    的头像 发表于 01-30 14:18 281次阅读

    锁相环路中低通滤波器的作用有哪些?

    锁相环(PLL)中,低通滤波器通常用于滤除锁相环环路中的高频噪声,并平滑锁相环的控制信号。
    的头像 发表于 12-22 18:15 365次阅读

    AD9779内部锁相环无法锁定怎么解决?

    10110111,reg10配置为11100000。锁定指示一直不能拉高,锁相环无法锁定,芯片不工作。检查了参考时钟,共模电压为400mv,vpp为900mv,时钟质量没有问题。
    发表于 12-04 08:29

    锁相环路的工作原理

      简介:锁相环路的工作原理   §1-2 锁相环路的工作原理   锁相环路实质上是一个相差自动调节系统。为了掌握环境的工作原理,理解环 路工作过程中发生的物理现象,必须导出环路
    发表于 11-09 15:16 0次下载
    <b class='flag-5'>锁相环路</b>的工作原理

    自偏置锁相环原理 自偏置锁相环测试

    传统锁相环环路带宽相位裕度与电荷泵电流、滤波器RC参数、分频比、参考频率等参数相关。
    的头像 发表于 10-30 16:47 746次阅读
    自偏置<b class='flag-5'>锁相环</b>原理 自偏置<b class='flag-5'>锁相环</b>测试

    锁相环锁定时间取决于哪些因素?如何加速锁定

    是一个重要的参数。锁定时间越短,PLL就能更快地响应频率的变化。因此,减少锁相环锁定时间对于实现高效的电路设计非常重要。 锁相环锁定时间取决
    的头像 发表于 10-30 10:51 1129次阅读

    锁相环无法锁定时,该怎么处理的呢?如何解决锁相环无法锁定

    和调试,以确定并解决问题。 一、锁相环无法锁定的原因 1.输入信号不稳定 当锁相环输入的信号不稳定时,即可能无法正确锁定。如果输入信号有幅度
    的头像 发表于 10-30 10:16 1132次阅读

    如何利用相位噪声分析程序和传递函数来降低锁相环的输出相位噪声

    本文是关于相位噪声建模、仿真和传播在锁相环中的应用的第三部分。文章介绍了相位噪声的理论和测量方法,并探讨了
    的头像 发表于 10-27 11:42 668次阅读
    如何利用<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>分析程序和传递函数来降低<b class='flag-5'>锁相环</b>的输出<b class='flag-5'>相位</b><b class='flag-5'>噪声</b>?

    锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢?

    锁相环(PLL)基本原理 当锁相环无法锁定时该怎么处理的呢? 锁相环(Phase Locked Loop, PLL)是一种电路系统,它可以将输入信号的
    的头像 发表于 10-23 10:10 1690次阅读

    软件锁相环在频率突变时锁不住 锁相环无法锁定怎么办?

    是将某一参考信号的频率和相位锁定到一个输出信号的频率和相位。 然而,在一些情况下,锁相环无法锁定输入信号。特别是在输入信号频率发生了剧烈变化
    的头像 发表于 10-13 17:39 876次阅读

    FPGA零基础学习之Vivado-锁相环使用教程

    相位偏移等设计时,写代码的方式就显得力不从心。此时就体现了学习锁相环的必要性。接下来我们一起了解一下锁相环的使用。 PLL锁相环由以下几部分组成:前置分频计数
    发表于 06-14 18:09