0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Juniper/Aurrion的异质集成工艺

SSDFans 来源:ssdfans 作者:ssdfans 2021-01-07 10:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

2019年OFC,Juniper公司展出基于硅光技术的100G QSFP28和400G QSFP-DD封装的两款光模块,成为又一家推出光模块产品的设备公司。

Juniper Networks,中文名:瞻博网络,2016年8月,以1.65亿美金收购硅光子公司Aurrion,获得硅光技术。

硅光子公司Aurrion,成立于2008年,创始人为UCSB的Alexander Fang和John Bowers教授。Aurrion是一家光芯片的fabless公司,最核心的技术是InP等III-V材料与Si光芯片的异质集成技术,可以实现单片集成的硅光收发器。

这种技术已经经过Intel光模块的商业验证,Intel的硅基激光器技术也是与UCSB John Bowers教授合作开发获得,两者源出同门。

1.异质集成工艺

Juniper/Aurrion的异质集成工艺的一个简单示意如下图所示:

0dfbd2b0-44a1-11eb-8b86-12bb97331649.png

Juniper/Aurrion的异质集成工艺

[From:Juniper]

(1)先制作好硅光无源器件,将III-V族材料键合在硅晶圆上,这里可以键合多片,只在需要III-V族材料的区域键合即可;

(2)III-V族晶圆材料衬底的移除;

(3)III-V族器件的制作工艺,这里III-V族器件与硅波导的对准通过光刻工艺实现;

(4)制作电极、气密性处理、后端测试等工艺。

2. 400G PIC和OPTO-ASIC

0e56f226-44a1-11eb-8b86-12bb97331649.png

Juniper的400G FR4和DR4单片集成光芯片

[From:Juniper]

0f02a7e2-44a1-11eb-8b86-12bb97331649.png

Juniper的Opto-ASIC芯片

[From:Juniper]

Juniper的硅光芯片将Tx和Rx端的所有功能器件都集成在了同一个Si芯片上,其工艺在主流的Fab厂制作。其光芯片的设计中,利用光开关制作了光环回结构,可以在生产线上进行环回测试,提升良率。

其Opto-ASIC是将硅光芯片、MCU和各种ASIC芯片利用flip-chip工艺封装在同一个PCB衬底上,芯片的一端预留光纤接口,因光电芯片配合紧密,信号完整性更好。Opto-ASIC连接上光纤、加上电源芯片、少量阻容元件和PCB板就是一个光模块。另外,Opto-ASIC支持回流焊工艺,这一点在实际生产中非常重要。

3. Pluggable、OBO、Co-package

Juniper的Opto-ASIC是一个兼容性很强的模块化设计思路,Opto-ASIC只需要更换PIC就可以实现400G DR4和400G FR4的切换,两种模块还可共用同一套PCBA,这样可以降低成本。

Juniper的400G DR4和FR4硅光模块

[From:https://www.650group.com/blog/junipers-ofc-photonics-announcement-is-a-big-deal]

另外,Opto-ASIC还可以轻松实现COBO封装和On-Board Opto-ASIC。下图一个板载光学交换机的示意图,将32个Opto-ASIC通过回流焊的方式焊接在交换机的PCB板上,Opto-ASIC光接口固定在前面板,实现32x400G端口的12.8Tbps交换容量的交换机。

120ed096-44a1-11eb-8b86-12bb97331649.png

Opto-ASIC的无限扩展

[From:Juniper]

Juniper未来规划通过3.2Tbps(光8x400G,电32 lanes 112G)的Opto-ASIC实现51.2Tbps的光电合封芯片。3.2TbpsOpto-ASIC通过3D封装技术实现。

1236f954-44a1-11eb-8b86-12bb97331649.png

Juniper的Co-packaged Optics规划

[From:Juniper]

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 激光器
    +关注

    关注

    18

    文章

    2884

    浏览量

    64218
  • Juniper
    +关注

    关注

    1

    文章

    17

    浏览量

    11813
  • 光模块
    +关注

    关注

    82

    文章

    1583

    浏览量

    61895

原文标题:震撼!Juniper的硅光子技术!

文章出处:【微信号:SSDFans,微信公众号:SSDFans】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    【原理到实战】实验异质性分析

    什么是实验的异质性 1. 如何理解实验结果中的指标变化 当我们看到如下试金石实验指标结果时 在进行分析前,可能我们的第一直觉是这样的 经过异质性分析后,可能会发现实际情况是这样的 2. 概念解析
    的头像 发表于 11-12 16:28 275次阅读
    【原理到实战】实验<b class='flag-5'>异质</b>性分析

    【2025九峰山论坛】破局摩尔定律:异质异构集成如何撬动新赛道?

    在半导体产业不断演进的历程中,异质异构集成技术正逐渐成为推动行业突破现有瓶颈、迈向全新发展阶段的关键力量。在这样的产业变革背景下,九峰山论坛暨化合物半导体产业博览会于武汉光谷盛大召开,吸引了来自美国
    的头像 发表于 09-30 15:58 1252次阅读
    【2025九峰山论坛】破局摩尔定律:<b class='flag-5'>异质</b>异构<b class='flag-5'>集成</b>如何撬动新赛道?

    半导体外延工艺在哪个阶段进行的

    半导体外延工艺主要在集成电路制造的前端工艺(FEOL)阶段进行。以下是具体说明:所属环节定位:作为核心步骤之一,外延属于前端制造流程中的关键环节,其目的是在单晶衬底上有序沉积单晶材料以形成外延层
    的头像 发表于 08-11 14:36 1198次阅读
    半导体外延<b class='flag-5'>工艺</b>在哪个阶段进行的

    台阶仪应用 | 半导体GaAs/Si异质外延层表面粗糙度优化

    在半导体行业中,硅基光电子技术是实现光互联、突破集成电路电互联瓶颈的关键,而在硅si衬底上外延生长高质量GaAs薄膜是硅基光源单片集成的核心。台阶仪作为重要的表征工具,在GaAs/Si异质外延研究中
    的头像 发表于 07-22 09:51 443次阅读
    台阶仪应用 | 半导体GaAs/Si<b class='flag-5'>异质</b>外延层表面粗糙度优化

    概伦电子集成电路工艺与设计验证评估平台ME-Pro介绍

    ME-Pro是概伦电子自主研发的用于联动集成电路工艺与设计的创新性验证评估平台,为集成电路设计、CAD、工艺开发、SPICE模型和PDK专业从业人员提供了一个共用平台。
    的头像 发表于 04-16 09:34 1536次阅读
    概伦电子<b class='flag-5'>集成</b>电路<b class='flag-5'>工艺</b>与设计验证评估平台ME-Pro介绍

    CMOS集成电路的基本制造工艺

    本文主要介绍CMOS集成电路基本制造工艺,特别聚焦于0.18μm工艺节点及其前后的变化,分述如下:前段工序(FrontEnd);0.18μmCMOS前段工序详解;0.18μmCMOS后段铝互连
    的头像 发表于 03-20 14:12 3670次阅读
    CMOS<b class='flag-5'>集成</b>电路的基本制造<b class='flag-5'>工艺</b>

    集成电路前段工艺的可靠性研究

    在之前的文章中我们已经对集成电路工艺的可靠性进行了简单的概述,本文将进一步探讨集成电路前段工艺可靠性。
    的头像 发表于 03-18 16:08 1482次阅读
    <b class='flag-5'>集成</b>电路前段<b class='flag-5'>工艺</b>的可靠性研究

    集成电路制造中的电镀工艺介绍

    本文介绍了集成电路制造工艺中的电镀工艺的概念、应用和工艺流程。
    的头像 发表于 03-13 14:48 2019次阅读
    <b class='flag-5'>集成</b>电路制造中的电镀<b class='flag-5'>工艺</b>介绍

    最新议程出炉! | 2025异质异构集成封装产业大会(HIPC 2025)

    异构集成封装产业大会(浙江宁波)点此报名添加文末微信,加先进封装群会议议程会议基本信息会议名称:2025势银异质异构集成封装产业大会指导单位:镇海区人民政府(拟)
    的头像 发表于 03-13 09:41 1207次阅读
    最新议程出炉! | 2025<b class='flag-5'>异质</b>异构<b class='flag-5'>集成</b>封装产业大会(HIPC 2025)

    集成电路制造中的划片工艺介绍

    本文概述了集成电路制造中的划片工艺,介绍了划片工艺的种类、步骤和面临的挑战。
    的头像 发表于 03-12 16:57 2569次阅读
    <b class='flag-5'>集成</b>电路制造中的划片<b class='flag-5'>工艺</b>介绍

    量子计算再进一步!在SiC上实现异质集成量子光源

    工艺兼容的碳化硅(4H-SiC)光子芯片异质集成,构建出新型混合微环谐振腔。这一结构实现了单光子源的片上局域能量动态调谐,并通过微腔的Purcell效应提升了光子发射效率,为光量子芯片的大规模
    的头像 发表于 02-22 00:14 1241次阅读

    集成电路工艺中的金属介绍

    本文介绍了集成电路工艺中的金属。 集成电路工艺中的金属 概述 在芯片制造领域,金属化这一关键环节指的是在芯片表面覆盖一层金属。除了部分起到辅助作用的阻挡层和种子层金属之外,在
    的头像 发表于 02-12 09:31 2386次阅读
    <b class='flag-5'>集成</b>电路<b class='flag-5'>工艺</b>中的金属介绍

    石墨烯异质结构新进展

    原子级薄的范德瓦尔斯van der Waals (vdW) 薄膜,为量子异质结构的外延生长提供了新材料体系。然而,不同于三维块晶体的远程外延生长,由于较弱的范德华vdW相互作用,跨原子层的二维材料异质结构生长受到了限制。
    的头像 发表于 02-05 15:13 903次阅读
    石墨烯<b class='flag-5'>异质</b>结构新进展

    新型的二硒化铂-硅基异质集成波导模式滤波器

    近日,天津大学精密仪器与光电子工程学院的光子芯片实验室与深圳大学、香港中文大学等高校合作,研发了一个新型的二硒化铂-硅基异质集成波导模式滤波器,成果以“Waveguide-integrated
    的头像 发表于 01-24 11:29 1249次阅读
    新型的二硒化铂-硅基<b class='flag-5'>异质</b><b class='flag-5'>集成</b>波导模式滤波器

    异质接面介绍

    (edge emitting laser, EEL)。而夹在n-type 与 p-type 区域中的主动增益层为发光区域,透过适当的结构设计与激发过程可以将雷射光放大,其中采用双异质接面的n-type与p-type的披覆层可分别作为电子与电洞的注入层,又可作为雷射光的光学局限层,这种双
    的头像 发表于 12-18 10:47 895次阅读
    双<b class='flag-5'>异质</b>接面介绍