0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Juniper/Aurrion的异质集成工艺

SSDFans 来源:ssdfans 作者:ssdfans 2021-01-07 10:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

2019年OFC,Juniper公司展出基于硅光技术的100G QSFP28和400G QSFP-DD封装的两款光模块,成为又一家推出光模块产品的设备公司。

Juniper Networks,中文名:瞻博网络,2016年8月,以1.65亿美金收购硅光子公司Aurrion,获得硅光技术。

硅光子公司Aurrion,成立于2008年,创始人为UCSB的Alexander Fang和John Bowers教授。Aurrion是一家光芯片的fabless公司,最核心的技术是InP等III-V材料与Si光芯片的异质集成技术,可以实现单片集成的硅光收发器。

这种技术已经经过Intel光模块的商业验证,Intel的硅基激光器技术也是与UCSB John Bowers教授合作开发获得,两者源出同门。

1.异质集成工艺

Juniper/Aurrion的异质集成工艺的一个简单示意如下图所示:

0dfbd2b0-44a1-11eb-8b86-12bb97331649.png

Juniper/Aurrion的异质集成工艺

[From:Juniper]

(1)先制作好硅光无源器件,将III-V族材料键合在硅晶圆上,这里可以键合多片,只在需要III-V族材料的区域键合即可;

(2)III-V族晶圆材料衬底的移除;

(3)III-V族器件的制作工艺,这里III-V族器件与硅波导的对准通过光刻工艺实现;

(4)制作电极、气密性处理、后端测试等工艺。

2. 400G PIC和OPTO-ASIC

0e56f226-44a1-11eb-8b86-12bb97331649.png

Juniper的400G FR4和DR4单片集成光芯片

[From:Juniper]

0f02a7e2-44a1-11eb-8b86-12bb97331649.png

Juniper的Opto-ASIC芯片

[From:Juniper]

Juniper的硅光芯片将Tx和Rx端的所有功能器件都集成在了同一个Si芯片上,其工艺在主流的Fab厂制作。其光芯片的设计中,利用光开关制作了光环回结构,可以在生产线上进行环回测试,提升良率。

其Opto-ASIC是将硅光芯片、MCU和各种ASIC芯片利用flip-chip工艺封装在同一个PCB衬底上,芯片的一端预留光纤接口,因光电芯片配合紧密,信号完整性更好。Opto-ASIC连接上光纤、加上电源芯片、少量阻容元件和PCB板就是一个光模块。另外,Opto-ASIC支持回流焊工艺,这一点在实际生产中非常重要。

3. Pluggable、OBO、Co-package

Juniper的Opto-ASIC是一个兼容性很强的模块化设计思路,Opto-ASIC只需要更换PIC就可以实现400G DR4和400G FR4的切换,两种模块还可共用同一套PCBA,这样可以降低成本。

Juniper的400G DR4和FR4硅光模块

[From:https://www.650group.com/blog/junipers-ofc-photonics-announcement-is-a-big-deal]

另外,Opto-ASIC还可以轻松实现COBO封装和On-Board Opto-ASIC。下图一个板载光学交换机的示意图,将32个Opto-ASIC通过回流焊的方式焊接在交换机的PCB板上,Opto-ASIC光接口固定在前面板,实现32x400G端口的12.8Tbps交换容量的交换机。

120ed096-44a1-11eb-8b86-12bb97331649.png

Opto-ASIC的无限扩展

[From:Juniper]

Juniper未来规划通过3.2Tbps(光8x400G,电32 lanes 112G)的Opto-ASIC实现51.2Tbps的光电合封芯片。3.2TbpsOpto-ASIC通过3D封装技术实现。

1236f954-44a1-11eb-8b86-12bb97331649.png

Juniper的Co-packaged Optics规划

[From:Juniper]

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 激光器
    +关注

    关注

    19

    文章

    3015

    浏览量

    64807
  • Juniper
    +关注

    关注

    1

    文章

    17

    浏览量

    11878
  • 光模块
    +关注

    关注

    84

    文章

    1688

    浏览量

    64584

原文标题:震撼!Juniper的硅光子技术!

文章出处:【微信号:SSDFans,微信公众号:SSDFans】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    长电科技成功完成晶圆级射频集成无源器件工艺验证

    4月17日,长电科技宣布成功完成基于玻璃通孔(TGV)结构与光敏聚酰亚胺(PSPI)再布线(RDL)工艺的晶圆级射频集成无源器件(IPD)工艺验证,通过测试结构的试制与实测评估,公司验证了在玻璃基底
    的头像 发表于 04-21 15:27 343次阅读

    微细加工工艺集成电路技术进步途径

    集成电路单元器件持续微小型化,是靠从微米到纳米不断创新的微细加工工艺技术实现的。
    的头像 发表于 04-08 09:46 387次阅读
    微细加工<b class='flag-5'>工艺</b><b class='flag-5'>集成</b>电路技术进步途径

    芯粒设计与异质集成封装方法介绍

    近年来,芯粒设计与异质集成封装技术受到了行业内的广泛关注,FPGA(如赛灵思与台积电合作的Virtex系列)、微处理器(如AMD的EPYC系列、英特尔的Lakefield系列)等产品,均借助芯粒
    的头像 发表于 03-09 16:05 887次阅读
    芯粒设计与<b class='flag-5'>异质</b><b class='flag-5'>集成</b>封装方法介绍

    集成电路制造中薄膜生长工艺的发展历程和分类

    薄膜生长是集成电路制造的核心技术,涵盖PVD、CVD、ALD及外延等路径。随技术节点演进,工艺持续提升薄膜均匀性、纯度与覆盖能力,支撑铜互连、高k栅介质及应变器件发展。未来将聚焦低温沉积、三维结构适配与新材料集成,实现性能与可靠
    的头像 发表于 02-27 10:15 791次阅读
    <b class='flag-5'>集成</b>电路制造中薄膜生长<b class='flag-5'>工艺</b>的发展历程和分类

    集成电路制造中常用湿法清洗和腐蚀工艺介绍

    集成电路湿法工艺是指在集成电路制造过程中,通过化学药液对硅片表面进行处理的一类关键技术,主要包括湿法清洗、化学机械抛光、无应力抛光和电镀四大类。这些工艺贯穿于芯片制造的多个关键环节,直
    的头像 发表于 01-23 16:03 2282次阅读
    <b class='flag-5'>集成</b>电路制造中常用湿法清洗和腐蚀<b class='flag-5'>工艺</b>介绍

    青禾晶元常温键合方案,破解第三代半导体异质集成热损伤难题

    性能提出极限要求,以碳化硅(SiC)、氮化镓(GaN)为代表的第三代半导体异质集成技术,已成为延续摩尔定律、突破性能瓶颈的关键。然而,传统高温键合工艺导致的热应力损伤、材料失配与界面氧化问题,长期制约着该技术的进一步发展。 面对
    的头像 发表于 12-29 11:24 579次阅读
    青禾晶元常温键合方案,破解第三代半导体<b class='flag-5'>异质</b><b class='flag-5'>集成</b>热损伤难题

    台阶仪在刻蚀工艺RIE中的应用:关键参数精确调控与表面粗糙度控制

    InP-on-Si(IMOS)作为一种新兴的光子集成平台,因其能够将高性能有源与无源光子器件异质集成在硅基电路之上而备受关注。然而,随着波导尺寸的急剧缩小,光场与波导表面的相互作用显著增强,导致刻蚀
    的头像 发表于 12-15 18:03 1600次阅读
    台阶仪在刻蚀<b class='flag-5'>工艺</b>RIE中的应用:关键参数精确调控与表面粗糙度控制

    CoWoS产能狂飙的背后:异质集成芯片的“最终测试”新范式

    CoWoS 产能狂飙背后,异质集成技术推动芯片测试从 “芯片测试” 转向 “微系统认证”,系统级测试(SLT)成为强制性关卡。其面临三维互连隐匿缺陷筛查、功耗 - 热 - 性能协同验证、异构单元协同
    的头像 发表于 12-11 16:06 653次阅读

    【原理到实战】实验异质性分析

    什么是实验的异质性 1. 如何理解实验结果中的指标变化 当我们看到如下试金石实验指标结果时 在进行分析前,可能我们的第一直觉是这样的 经过异质性分析后,可能会发现实际情况是这样的 2. 概念解析
    的头像 发表于 11-12 16:28 917次阅读
    【原理到实战】实验<b class='flag-5'>异质</b>性分析

    集成电路制造中薄膜刻蚀的概念和工艺流程

    薄膜刻蚀与薄膜淀积是集成电路制造中功能相反的核心工艺:若将薄膜淀积视为 “加法工艺”(通过材料堆积形成薄膜),则薄膜刻蚀可称为 “减法工艺”(通过材料去除实现图形化)。通过这一 “减”
    的头像 发表于 10-16 16:25 3687次阅读
    <b class='flag-5'>集成</b>电路制造中薄膜刻蚀的概念和<b class='flag-5'>工艺</b>流程

    【2025九峰山论坛】破局摩尔定律:异质异构集成如何撬动新赛道?

    在半导体产业不断演进的历程中,异质异构集成技术正逐渐成为推动行业突破现有瓶颈、迈向全新发展阶段的关键力量。在这样的产业变革背景下,九峰山论坛暨化合物半导体产业博览会于武汉光谷盛大召开,吸引了来自美国
    的头像 发表于 09-30 15:58 1802次阅读
    【2025九峰山论坛】破局摩尔定律:<b class='flag-5'>异质</b>异构<b class='flag-5'>集成</b>如何撬动新赛道?

    采用无银金属化工艺,实现效率23.08%的铜金属化异质结太阳能电池

    异质结(SHJ)太阳能电池因其高转换效率、高开路电压和低温度制程等优势,已成为前景广阔的光伏技术,预计市场份额将持续增长。然而,其低温
    的头像 发表于 09-29 09:02 1025次阅读
    采用无银金属化<b class='flag-5'>工艺</b>,实现效率23.08%的铜金属化<b class='flag-5'>异质</b>结太阳能电池

    半导体外延工艺在哪个阶段进行的

    半导体外延工艺主要在集成电路制造的前端工艺(FEOL)阶段进行。以下是具体说明:所属环节定位:作为核心步骤之一,外延属于前端制造流程中的关键环节,其目的是在单晶衬底上有序沉积单晶材料以形成外延层
    的头像 发表于 08-11 14:36 1603次阅读
    半导体外延<b class='flag-5'>工艺</b>在哪个阶段进行的

    台阶仪应用 | 半导体GaAs/Si异质外延层表面粗糙度优化

    在半导体行业中,硅基光电子技术是实现光互联、突破集成电路电互联瓶颈的关键,而在硅si衬底上外延生长高质量GaAs薄膜是硅基光源单片集成的核心。台阶仪作为重要的表征工具,在GaAs/Si异质外延研究中
    的头像 发表于 07-22 09:51 858次阅读
    台阶仪应用 | 半导体GaAs/Si<b class='flag-5'>异质</b>外延层表面粗糙度优化

    CMOS超大规模集成电路制造工艺流程的基础知识

    本节将介绍 CMOS 超大规模集成电路制造工艺流程的基础知识,重点将放在工艺流程的概要和不同工艺步骤对器件及电路性能的影响上。
    的头像 发表于 06-04 15:01 3025次阅读
    CMOS超大规模<b class='flag-5'>集成</b>电路制造<b class='flag-5'>工艺</b>流程的基础知识