芯片设计中数模混合集成电路的设计流程

芯片设计包含很多流程，每个流程的顺利实现才能保证芯片设计的正确性。因此，对芯片设计流程应当具备一定了解。本文将讲解芯片设计流程中的数字集成电路设计、模拟集成电路设计和数模混合集成电路设计三种设计流程。

数字集成电路设计多采用自顶向下设计方式，首先是系统的行为级设计，确定芯片的功能、性能，允许的芯片面积和成本等。然后是进行结构设计，根据芯片的特点，将其划分成接口清晰、相互关系明确的、功能相对独立的子模块。接着进行逻辑设计，这一步尽量采用规则结构来实现，或者利用已经验证过的逻辑单元。接下来是电路级设计，得到可靠的电路图。最后就是将电路图转换成版图。

系统功能描述主要确定集成电路规格并做好总体设计方案。其中，系统规范主要是针对整个电子系统性能的描述，是系统最高层次的抽象描述，包括系统功能、性能、物理尺寸、设计模式、制造工艺等。功能设计主要确定系统功能的实现方案，通常是给出系统的时序图及各子模块之间的数据流图，附上简单的文字，这样能更清晰的描述设计功能和内部结构。

为了使整个设计更易理解，一般在描述设计可见功能之后，对系统内部各个模块及其相互连接关系也进行描述。描述从系统应用角度看，需要说明该设计适用场合、功能特性、在输入和输出之间的数据变换。

逻辑设计是将系统功能结构化。通常以文本、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。依据设计规范完成模块寄存器传输级代码编写，并保证代码的可综合、清晰简洁、可读性，有时还要考虑模块的复用性。随后进行功能仿真和 FPGA 验证，反复调试得到可靠的源代码。其中，还要对逻辑设计的 RTL 级电路设计进行性能及功能分析，主要包括代码风格、代码覆盖率、性能、可测性和功耗评估等。

电路设计大体分为逻辑实现、版图前验证和版图前数据交付三个阶段。逻辑实现将逻辑设计表达式转换成电路实现，即用芯片制造商提供的标准电路单元加上时间约束等条件，使用尽可能少的元件和连线完成从 RTL 描述到综合库单元之间的映射，得到一个在面积和时序上满足需求的门级网表。

时钟树插入也将在逻辑实现中完成，插入时钟树后，再进行逻辑综合、功耗优化和扫描链插入后得到门级网表，并通过延迟计算得到相关标准延时格式(SDF)文件。版图前验证利用逻辑实现得到的相关门级网表和 SDF 文件，进行门级逻辑仿真和测试综合，包括静态时序仿真、动态仿真、功耗分析、自动测试图形生成等，经过版图前验证得到的电路设计门级网表必须要满足一定的时序 / 功耗约束要求。

物理设计就是版图设计。将综合得到的网表和时序约束文件导入 EDA 软件中，进行布局布线，生成符合设计要求的 Layout,在完成了全部的 Layout 之后，利用相关提取软件进行寄生参数提取，并重新反馈到物理实现的布局布线软件中，进行时序计算和重新优化，直得到满意的时序结果为止。

这时可以生产包含精确寄生信息的 SDF 文件，与布局布线后生成的网表一道进行时序分析。时序分析通过后，就可以导出布局布线后的 GDS 格式的版图数据，供后续流程使用。在版图设计完成之后，非常重要的一步工作就是版图验证。版图验证保证了芯片依照其设计功能准确无误地实现，主要包括设计规则检查(DRC)、电路版图对照检查(LVS)、版图的电路提取(NE)、电学规则检查(ERC)和寄生参数提取(PE)。

芯片设计十分值得大家关注，为保证芯片设计的正确性，我们应当了解每一个芯片设计流程。本文，将向大家简单介绍芯片设计流程中的模拟集成电路设计，希望大家通过本文对芯片设计的模拟集成电路设计有个模糊认识。其中每个步骤的具体做法，小编将在后续文章中为大家介绍。

早在 20 世纪 80 年代初期，就有人预言模拟电路即将消失。当时，数字信号处理算法的功能日益增强，而 VLSI 技术的发展又使得在一块芯片上集成数百万、上千万个晶体管成为可能。由于这些算法可以在硅片上紧凑而有效的实现，所以许多传统上采用模拟电路形式来实现的功能很容易在数字领域内完成，例如，数字音频和无线蜂窝电话。

完成一个模拟集成电路的设计，需要多个步骤，具体包括：①规格定义;②电路结构选择以及工艺确定;③具体电路设计;④电路仿真;⑤版图设计;⑥版图验证;⑦后仿真。混合信号集成电路设计对数字电路和模拟电路做整体上的考虑以及验证，这将面临许多挑战和困难。

传统的混合信号集成电路设计是采用有底向上的方法，用 SPICE 等电路仿真器对混合电路中的模拟元件进行设计，用数字电路仿真器对数字电路部分进行仿真。然后通过手工建立网表，对数字和模拟电路的协同工作进行设计验证。然而，模拟电路和数字电路之间协同工作的验证比较困难，因此用这种传统设计方法仿真和验证整个混合电路系统既费时，又不精确，特别对于复杂度越来越大的系统而言，这种缺陷更显突出。

随着 EDA 技术的飞速发展，混合信号集成电路设计推进到了自顶向下的设计流程。该流程同数字系统自顶向下的流程相似，但与纯数字系统的结构有所不同，这是因为混合系统模拟部分仍然需要自底向上的设计，需要更多的时间和丰富的知识与经验。因此，研究如何采用通用的设计方法和共有的约束与资源来建立混合系统，是十分有价值的。

混合信号集成电路的基本设计流程主要包括设计规划、系统级设计、模拟电路 / 数字电路划分、电路级设计与仿真、版图级设计与仿真等。研究和开发混合信号集成电路首先应从市场需求出发，选定一个研究开发的目标，然后确定混合信号集成电路的系统定义、系统指标，在此基础上开发和选择合适的算法。在这个阶段，需要根据电路的功能将模拟电路和数字电路划分开来。数字电路用来处理离散的信号，模拟电路则处理连续的信号。

电路可以通过具体的元器件，例如，运算放大器、晶体管、电容器、逻辑门等来表征。混合信号集成电路包括数字和模拟两部分，其中模拟电路一般全定制设计，采用自底向上的设计流程，进行全定制版图设计、验证、仿真;数字电路一般采用自顶向下的设计流程，进行寄存器传输级描述、寄存器传输级仿真、测试、综合、门级仿真。然后，将两种电路放在混合信号验证平台中进行混合仿真。

这种混合仿真可以是寄存器传输级的数字电路与晶体管级的模拟电路的混合仿真，也可以是门级或晶体管级的数字电路与模拟电路的混合仿真。目前设计者主要采用由 Mentor Graphics、Synopsys 和 Cadence 三大 EDA 工具供应商提供的模拟和混合信号工具和技术进行混合仿真。

在这两个阶段，将整合后的电路级设计，结合相关物理实现工艺，进行对相关模拟电路和数字电路的版图设计、设计规则检查、版图验证、寄生参数提取等工作。之后通过相关的混合信号验证平台对整个系统进行混合信号电路的后仿真。在后仿真完成后，就可以将几何数据标准(GDSII)格式的文件送到制板厂做掩膜板，制作完成后便可上流水线流片。

审核编辑 黄昊宇