台积电宣布5nm工艺已经量产，也在提升EUV工艺的效率及性能
在先进半导体工艺上，台积电已经一骑绝尘了，其他人望不到尾灯了，今年量产了5nm，明年就轮到3nm了。
在昨天的说法会上，台积电公布了先进工艺的最新进展，5nm工艺已经量产，良率很好，同时还在提升EUV工艺的效率及性能。
5nm工艺今年有华为麒麟9000及苹果A14两个客户，后续还会增加，预计今年贡献8%的收入，明年会增加的双位数以上。
5nm之后还会有4nm工艺，不过4nm只是5nm工艺的改进版，完全兼容，进一步提升性能、能效及密度，2021年Q4季度投产，2022年规模量产。
在之后就是3nm节点了，这将是台积电另外一个长期存在的高性能节点。
与5nm工艺相比，3nm的晶体管密度提升70%，性能提升15%或者功耗降低30%，同时继续使用FinFET工艺，技术成熟度更高。
至于3nm的生产时间，台积电表示会在2021年开始量产，并最终在2022年下半年实现规模量产。
从台积电的表态来看，3nm节点的进展很顺利，量产时间要比之前的传闻还要早一些。
责编AJX
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5787浏览量
174769 -
EUV
+关注
关注
8文章
614浏览量
88527 -
5nm
+关注
关注
1文章
342浏览量
26572
发布评论请先 登录
相关推荐
热点推荐
台积电2纳米制程试产成功，AI、5G、汽车芯片
又近了一大步。 这一历史性节点不仅意味着制程技术的再度跨越，也预示着未来AI、通信与汽车等核心领域即将迎来一场深刻的“芯革命”。 1、技术再突破 与现行的3nm工艺相比，台
Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功
我们很高兴能在此宣布，Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车
台积电2nm制程良率已超60%
，较三个月前技术验证阶段实现显著提升（此前验证阶段的良率已经可以到60%），预计年内即可达成量产准备。 值得关注的是，苹果作为台积
英特尔18A与台积电N2工艺各有千秋
TechInsights与SemiWiki近日联合发布了对英特尔Intel 18A(1.8nm级别)和台积电N2(2nm级别)
台积电加大亚利桑那州厂投资，筹备量产3nm/2nm芯片
据最新消息，台积电正计划加大对美国亚利桑那州工厂的投资力度，旨在推广“美国制造”理念并扩展其生产计划。据悉，此次投资将着重于扩大生产线规模，为未来的3nm和2
消息称台积电3nm、5nm和CoWoS工艺涨价，即日起效！
）计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨，最高涨幅20% 其中，对3nm、5nm
台积电2025年起调整工艺定价策略
近日，据台湾媒体报道，随着AI领域对先进制程与封装产能的需求日益旺盛，台积电计划从2025年1月起，针对其3nm、5nm以及先进的CoWoS
台积电2nm工艺将量产，苹果iPhone成首批受益者
近日，据媒体报道，半导体领域的制程竞争正在愈演愈烈，台积电计划在明年大规模量产2nm工艺制程。这
台积电分享 2nm 工艺深入细节：功耗降低 35% 或性能提升15%!
来源：IEEE 台积电在本月早些时候于IEEE国际电子器件会议（IEDM）上公布了其N2（2nm级）制程的更多细节。该新一代
台积电2nm芯片试产良率达60%以上，有望明年量产
近日，全球领先的半导体制造商台积电在新竹工厂成功试产2纳米(nm)芯片，并取得了令人瞩目的成果。试产结果显示，该批2
工商网监
评论