如果一个数字系统的
时钟频率达到或者超过50MHz,而且工作在这个频率之上的电路已经占到了整个
电子系统一定的分量(比如说1/3),这就称为高速电路。
实际上信号的谐波频率比信号本身的重复频率高,是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此,通常约定如果走线传播延时大于20%驱动端的信号上升时间,则认为此类信号是高速信号并可能产生传输线效应。
定义了传输线效应发生的前提条件,又如何判断传播延时是否大于20%驱动端的信号上升时间呢?信号上升时间的典型值一般可通过器件手册查出,而信号的传播时间在PCB设计中由实际布线长度和传播速度决定。例如,“FR4”板上信号传播速度大约为6in/ns(1in=2.54 cm),但如果过孔多,器件引脚多,速度将降低,高速逻辑器件的信号上升时间大约为0.2ns,则安全的走线长度将不会超过0.24in。
假设“Tr”为信号上升时问,“TD”为信号线传播延时,有如下经验法则:如果民≥5TD,信号落在安全区域;如果2TD≥Tr≥5TD,信号落在不确定区域;如果Tr≤2TD,信号落在问题区域。对于落在不确定区域及问题区域的信号,应该使用高速电路设计方法。
与低速情况下的数字设计相比,高速数字设计着重强调了数字电路之间用来传输信号的路径和互连,从发送信号芯片到接收信号芯片间的完整的电流路径,包括封装、走线、连接器、插座,以及许多其他的结构。高速数字电路的设计主要研究互连对信号传播的影响、信号间的相互作用,以及和外界的相互作用。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
相关推荐
在高速的 PCB 设计中,时钟等关键的高速信号线,走线需要进行屏蔽处理,如果没有屏蔽或只屏蔽了部分,都会造成 EMI 的泄漏。
发表于 01-10 16:03
•486次阅读
由于 PCB 板的密度越来越高,许多 PCB LAYOUT 工程师在走线的过程中,较容易出现一种失误,即时钟信号等高速信号网络,在多层的 PCB 走线的时候产生了闭环的结果,这样的闭环
发表于 01-08 15:33
•276次阅读
PCB 设计中的高速模拟版图设计技巧
发表于 12-06 15:04
•480次阅读
PCB设计之高速电路
发表于 12-05 14:26
•402次阅读
PCB 高速电路板 Layout 设计指南
发表于 11-30 10:07
•1796次阅读
高速PCB设计当中铺铜处理方法
发表于 11-24 18:03
•347次阅读
对于高速信号,pcb的设计要求会更多,因为高速信号很容易收到其他外在因素的干扰,导致实际设计出来的东西和原本预期的效果相差很多。 所以在高速信号pc
发表于 11-06 10:04
•422次阅读
PCB高速信号在当今的一个pcb设计中显然已成为主流,一名优秀的PCB工程师,除了在实战项目慢慢积累设计PCB
发表于 09-15 10:19
•806次阅读
实际上信号的谐波频率比信号本身的重复频率高,是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此,通常约定如果走线传播延时大于20%驱动端的信号上升时间,则认为此类信号是高速信号并可能产生传输线效应。
发表于 08-28 14:21
•283次阅读
实际上信号的谐波频率比信号本身的重复频率高,是信号快速变化的上升沿与下降沿引发了信号传输的非预期结果。因此,通常约定如果走线传播延时大于20%驱动端的信号上升时间,则认为此类信号是高速信号并可能产生传输线效应。
发表于 08-25 14:27
•190次阅读
一站式PCBA智造厂家今天为大家讲讲高速PCB设计中的屏蔽方法有哪些?高速PCB设计中的屏蔽方法高速PC
发表于 08-08 10:19
•872次阅读
接口信号能工作在8Gbps及以上速率,由于速率很高,PCB布线设计要求会更严格,在前几篇关于PCB布线内容的基础上,还需要根据本篇内容的要求来进行PCB布线设计。 高速信号布线时尽量少
发表于 08-02 08:41
•1610次阅读
通过上面对过孔寄生特性的分析,我们可以看到,在高速PCB设计中,看似简单的过孔往往也会给电路的设计带来很大的负面效应。
发表于 08-01 09:48
•631次阅读
作为一名合格的、优秀的PCB设计工程师,我们不仅要掌握高速PCB设计技能,还需要对其他相关知识有所了解,比如高速PCB材料的选择。 这是因为
发表于 05-23 17:01
•519次阅读
在现代电子设计中,高速信号的传输已成为不可避免的需求。高速信号传输的成功与否,直接影响整个电子系统的性能和稳定性。因此,PCB设计中的高速信号传输优化技巧显得尤为重要。本文将介绍
发表于 05-08 09:48
•1209次阅读
评论