DDR3的工作原理及DDR3 SDRAM控制器设计与结果分析

摘 要 :ＤＤＲ３ ＳＤＲＡＭ 是第二代双倍数据传输速率同步动态随机存储器， 以其大容量、 高速率和良好的兼容性得到了广泛应用。 文中介绍了 ＤＤＲ３ 的特点和操作原理， 以及利用 ＭＩＧ 软件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中实现 ＤＤＲ３ ＳＤＲＡＭ控制器的设计方法， 并进行硬件测试。 验证了 ＤＤＳ３ 控制器的可行性， 其工作稳定、 占用资源少、 可植性强等。

ＤＤＲ３ ＳＤＲＡＭ 是从 ＤＤＲ、 ＤＤＲ２ 发展而来的一种高 速同步动态随机访问存储器。 由于 ＤＤＲ３ ＳＤＲＡＭ 可以 在脉冲的上升和下降沿都传输数据， 因此传输数据的等 效频率是工作频率的两倍。 与 ＤＤＲ２ 相比， ＤＤＲ３ 主要 有以下优势： （ １） ＤＤＲ３ 采用 ８－ ｂｉｔ 预取技术， 解决了 外部数据传输率与核心频率之间的矛盾， 保证了数据 传输率的持续增长， 同时增加了带宽。 （ ２） ＤＤＲ３ 的核 心电压为 １.５ Ｖ， 增加异步重置与 ＺＱ 校准功能， 功耗 比 ＤＤＲ２ 降低了 ２５％ 。 （ ３） ＤＤＲ３ 存储器模块的地址、 命令、 控制信号和时钟采用了“ ｆｌｙ － ｂｙ” 的拓扑结构， 大幅减轻了地址 ／ 命令 ／ 控制与数据总线的负载， 提高 了信号的完整性［ ２］ 。本文介绍了 ＤＤＲ３ 的特点和操作原理， 利用 ＭＩＧ 软 件工具在 Ｖｉｒｔｅｘ － ６ 系列 ＦＰＧＡ 中实现 ＤＤＲ３ ＳＤＲＡＭ 控 制器的设计， 并给出了硬件测试的结果。

1 DDR3 的操作原理

ＤＤＲ３ ＳＤＲＡＭ 加电后必须按照规定的步骤完成 初始化。 在初始化的过程中应注意对模式寄存器和扩 展模式寄存器的配置。 通过初始化可以完成对 ＣＡＳ 延迟， 突发长度， 突发类型， 输出驱动能力， 片上端接电 阻（ ＯＤＴ） 的值， 伴随 ＣＡＳ 的附加延迟， 片外驱动器校 准等配置［ ３ － ４］ 。 初始化完成后， ＤＲ３ ＳＤＲＡＭ 进入正常 工作状态， 此时可以对其进行寻址和读写操作。

1. 1 预充命令
预充命令用于释放已经打开的 Ｂａｎｋ 和已经打开 的行或者打开新的 Ｂａｎｋ 和新的行。 发送预充命令后， 要经过 ｔＲＰ（ Ｒｏｗ Ｐｒｅｃｈａｒｇｅ ｃｏｍｍａｎｄ Ｐｅｒｉｏｄ， 行预充电 有效周期） 个时钟发送行有效命令。 如果超过了这个 延迟， 那么 Ｂａｎｋ 就会进入空闲状态。 地址线的 Ａ１０ 用于决定是对一个还是所有的 Ｂａｎｋ 进行预 充。 一 个Ｂａｎｋ 被预充之后， 进入空闲状态， 等待接收激活命令。

1. 2 激活命令
在任何读写命令被发送到 ＤＤＲ３ ＳＤＲＡＭ 存储器 的行上之前， Ｂａｎｋ 中的行必须使用激活命令进行激 活。 与激活命令一起被触发的地址用来选择将要存取 的 Ｂａｎｋ 和行， 与读或写命令一起触发的地址位用来选 择突发存取的起始列单元。

1. 3 读命令
读命令用来启动一个突发的存储器读操作， 以访 问一个激活的行。 ＢＡ０ ～ ＢＡ２ 用来选择存储体 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的输入地址用来选择开始列位置。 在读操作完成之后， 这个行在随后的访问中仍是活跃， 直到该行被预充命令关闭。 随着数据一起传送的还包 括一个双向的数据选通信号 ＤＱＳ， 在读周期中， ＤＱＳ 由 ＤＤＲ 存储器产生， 它与数据时边沿对齐， 其读时 序［ ２］ 如图 １ 所示。

1.4 写命令
写命令用来启动一个突发的 存 储 器 写 操 作， 由 ＦＰＧＡ 向 ＤＤＲ３ ＳＤＲＡＭ 写 入 数 据， 只 需 按 照 ＤＤＲ３ ＳＤＲＡＭ 的工作要求发出相应的指令即可。 ＢＡ０ ～ ＢＡ２ 用来选择存储体 Ｂａｎｋ 地址， Ａ０ ～ Ａｉ 提供的输入地址用 来选择开始列位置。 在写周期中， ＤＱＳ 由 ＤＤＲ３ 控制 器产生， 它 与 数 据 时 中 心 对 齐， 其 写 时 序［ ２］ 如 图 ２ 所示。

1. 5 刷新命令
ＤＤＲ３ 是动态存储器， 必须要定期进行刷新才能 维持其存储的内容。 刷新间隔和 ＤＤＲ３ 存储器芯片的 温度有关。 刷新方式分为两种： 自动刷新和自刷新。 自动刷新用于正常操作模式， 在自动刷新时， 其他命令 无法操 作。 自 刷 新 主 要 用 于 低 功 耗 状 态 下 的 数 据 保存。