JEDEC 固态技术协会，微电子产业标准全球领导制定机构，今天宣布正式发布JEDEC DDR3L规范。这是广受期待的DDR3存储器标准JESD79-3 的附件。这是DDR3作为当今DRAM主导性标准演变的继续
2010-08-05 09:10:50
4186 本文主要使用了Cadence公司的时域分析工具对DDR3设计进行量化分析，介绍了影响信号完整性的主要因素对DDR3进行时序分析，通过分析结果进行改进及优化设计，提升信号质量使其可靠性和安全性大大提高。##时序分析。##PCB设计。
2014-07-24 11:11:216350 
本文以Kintex-7系列XC7K410T FPGA芯片和两片MT41J128M16 DDR3 SDRAM芯片为硬件平台，设计并实现了基于FPGA的视频图形显示系统的DDR3多端口存储管理。##每片
2015-04-07 15:52:1013985 
讲解xilinx FPGA 使用mig IP对DDR3的读写控制，旨在让大家更快的学习和应用DDR3。 本实验和工程基于Digilent的Arty Artix-35T FPGA开发板完成。 软件
2021-01-01 10:09:005268 
为了更好地管理各类DDR3内存的特性，并提供一种简便的、带宽效率高的自动化方式来初始化和使用内存，我们需要一款高效DDR3内存控制器。
2021-02-09 10:08:0014491 
本实验为后续使用DDR3内存的实验做铺垫，通过循环读写DDR3内存，了解其工作原理和DDR3控制器的写法，由于DDR3控制复杂，控制器的编写难度高，这里笔者介绍采用第三方的DDR3 IP控制器情况下的应用，是后续音频、视频等需要用到DDR3实验的基础。
2021-02-05 13:27:0010988 
2022年4月20日，中国苏州讯 —— 全球半导体存储解决方案领导厂商华邦电子今日宣布，将持续供应DDR3产品，为客户带来超高速的性能表现。 华邦的 1.35V DDR3 产品在 x8
2022-04-20 16:04:033594 
以MT41J128M型号为举例：128Mbit=16Mbit*8banks 该DDR是个8bit的DDR3，每个bank的大小为16Mbit，一共有8个bank。
2023-09-15 15:30:093825 
从而确保内存稳定，另外，DDR4内存的金手指设计也有明显变化，金手指中间的防呆缺口也比DDR3更加靠近中央。当然，DDR4最重要的使命还是提高频率和带宽，总体来说，DDR4具有更高的性能，更好的稳定性和更低的功耗，那么从SI的角度出发，主要有下面几点, 下面章节对主要的几个不同点进行说明。
2023-09-19 14:49:446127 
DDR3 SDRAM(Double-Data-Rate ThreeSynchronous Dynamic Random Access Memory)是DDR SDRAM的第三代产品，相较于DDR2，DDR3有更高的运行性能与更低的电压。
2025-04-10 09:42:533932 
进入或者离开自刷新。SDRFC中的REFRESH_RATE字段定义所接DDR3设备的刷新周期。它的计算公式为：REFRESH_RATE =DDR3CLKOUT frequency × memory
2018-01-18 22:04:33
的6678到芯片相应拐角的长度？还有就是不知道这个DQS_ECC和CK_ECC应该怎么看呢？下面是我通过表格计算出来的ddr3初始化的值。
ps：写个简单的测试程序，发现写不进去数，我知道这肯定是我配置有问题，但就是不知道该怎么进行查找，还请专家帮忙解答下，谢谢了
2018-06-21 17:25:42
嗨，我是FPGA领域的新手。现在我正在使用Genesys2。我必须控制DDR3内存。我在Digilent网站上找到了一些使用micrlaze处理器的DDR3示例。但是，在我的情况下，我不必
2019-05-05 15:29:38
1概述 当今计算机系统DDR3存储器技术已得到广泛应用，数据传输率一再被提升，现已高达1866Mbps.在这种高速总线条件下，要保证数据传输质量的可靠性和满足并行总线的时序要求，对设计实现提出
2014-12-15 14:17:46
DDR3（double-data-rate three synchronous dynamic random accessmemory）是应用在计算机及电子产品领域的一种高带宽并行数据总线。DDR3 在 DDR2
2019-05-22 08:36:26
共享交流一下，DDR3布线技巧
2016-01-08 08:17:53
CPU的DDR3总线只连了一片DDR3，也没有复用总线将DDR3的CS直接拉到地的话，DDR3初始化不成功所以说DDR3的CS信号是通过沿采样的吗，电平采样不行？无法理解啊还是有其他方面原因
2016-11-25 09:41:36
本帖最后由 一只耳朵怪 于 2018-6-21 15:24 编辑
各位好！关于DDR3，之前有小结过如果进行DDR3的SW leveling和进行EMIF4寄存器的配置。但是调试时，如果进行DDR3的问题定位，现小结一下，附上相关文档。如有相关问题，可在楼下跟帖讨论。谢谢！
2018-06-21 04:01:01
DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。fpga与DDR的接口如下：
2016-02-17 18:17:40
本次发布 Gowin DDR3参考设计。Gowin DDR3 参考设计可在高云官网下载，参考设计可用于仿真，实例化加插用户设计后的总综合，总布局布线。
2022-10-08 08:00:34
Achieving High Performance DDR3 Data Rates in Virtex-7 and Kintex-7 FPGAs。Xilinx官方DDR3资料。
2016-05-27 16:39:58
1、从工作平率上说：首先接口就全部不同 电压不同 频率的计算方法不同 SDR的频率就是外频 133=133 DDR的频率就是外频的2倍 133=266 DDR2的频率就是外频的4倍 133=533
2014-12-30 14:35:58
1、从工作平率上说：首先接口就全部不同 电压不同 频率的计算方法不同 SDR的频率就是外频 133=133 DDR的频率就是外频的2倍 133=266 DDR2的频率就是外频的4倍 133=533
2014-12-30 14:36:44
仍不知道DDR3和DDR4这两种规格的区别，以至于买回来的硬件并不兼容。下面和宏旺半导体一起来看一下DDR3和DDR4到底有哪些差别。DDR3是一种计算机内存规格，它属于SDRAM家族的内存产品，提供
2019-07-25 14:08:13
的情况下计算出来呢，网上的资料我都看了，两个EXCEL工具也都使用了，都没有得到这个参数的计算方法，希望得到各位高手的帮助。还有一个就是PHY_WR_DATA，我在EXCEL工具中的DDR3选项中没找到
2018-05-15 05:49:26
DDR3接口所需的特性。视频处理系统将对于数据带宽的要求推高到了极致：系统可以处理越多的数据，就具有越高的性价比。视频聚合器和路由器可并行处理多个视频流，因此对于匹配数据处理能力和视频带宽的需求就成为
2019-05-27 05:00:02
进行了DDR3 SDRAM控制器的编写，分析并提出了提高带宽利用率的方法。最终将其进行类FIFO接口的封装，屏蔽掉了DDR3 IP核复杂的用户接口，为DDR3数据流缓存的实现提供便利。系统测试表明，该
2018-08-02 09:34:58
的话总的带宽就不够。burst length太小，整体的带宽利用率就更悲催了。请问各位前辈有没有什么好的方法能够在这种应用用最大化的利用DDR3的带宽？
2015-08-27 14:47:57
由于系统带宽不断的增加，因此针对更高的速度和性能，设计人员对存储技术进行了优化。下一代双数据速率（DDR）SDRAM芯片是DDR3 SDRAM。 DDR3 SDRAM具有比DDR2更多的优势。这些
2019-08-09 07:42:01
，带宽会非常小，但实际中，电荷放大电路对输入的陡峭脉冲还是可以完美响应，这与带宽非常小矛盾。
电荷放大电路的带宽 和IV转换电路带宽计算方法不一样吗？
2024-09-03 07:07:46
、自己写了一个算法，想验证算法的计算速度，请问DDR3影响这个算法的运行速度吗？3、DDR3和外接Flash有什么区别和联系。非常期待各位专家的解答。谢谢大家！
2018-06-20 00:40:57
本文介绍了DDR3 SDRAM 的基本特点和主要操作时序,给出了一种基于ALTMEMPHY宏功能的DDR3 SDRAM控制器的设计方法。详述了控制器基本结构和设计思想,分析了各模块功能与设计注意事项,并
2010-07-30 17:13:55
30 不只计算机存储器系统一直需要更大、更快、功率更低、物理尺寸更小的存储器，嵌入式系统应用也有类似的要求。本应用指南介绍了逻辑分析仪在检验DDR, DDR2 和DDR3 SDRAM 命令和
2010-08-06 08:29:4981 AGP、PCI-E总线带宽的计算方法
总线是一组进行互连和传输信息（指令、数据和地址）的信号线。主要参数有总线位宽、总线时钟频率和总线传输速率。
※总
2009-05-09 08:42:413953 DDR3将是2010年最有前景市场
2009 年即将结束，DDR2 作为DRAM 市场之王的日子同样所剩无几。速度更快且功耗更低的DDR3 几年前就已经问世，iSuppli 公司认为，它即将成为世
2009-12-15 10:28:141003 
台湾DRAM厂商大举转产DDR3
2010年PC主流内存标准从DDR2向DDR3的转换正在逐步成为现实。据台湾媒体报道，由于下游厂商的DDR2订单量近期出现急剧下滑，多家台系DRAM芯片
2010-01-18 09:25:13795 DDR2芯片价格有望在下半年超过DDR3
报道，威刚主席Simon Chen今天表示，随着DRAM制造商把重点放在DDR3芯片生产上，DDR2芯片的出货量将开始减少，其价格有望在今年下半
2010-02-05 09:56:181177 金士顿：DDR2/DDR3价格可能会继续上涨
据报道，存储大厂金士顿亚太地区副总裁Scott Chen近日表示，虽然1Gb DDR2/DDR3的芯片价格已经超过了3美元大关，
2010-04-09 09:11:05904 Quamtum-SI DDR3仿真解析
Automated DDR3 Analysis
2010-04-29 09:00:114760 
从那时起，采用DDR2、甚至最新的DDR3 SDRAM的新设计让DDR SDRAM技术黯然失色。DDR内存主要以IC或模块的形式出现。如今，DDR4雏形初现。但是在我们利用这些新技术前，设计人员必须了解如何
2011-07-11 11:17:146408 
本文得出了互阻放大器的带宽计算方法，为互阻放大器提供了基本指导。在满足式(18)的条件下，互阻放大器的增益与带宽的平方乘积近似为一常数。在电路设计时，为了满足带宽的设计
2011-07-11 11:37:108646 
总结了DDR和DDR2，DDR3三者的区别，对于初学者有很大的帮助
2015-11-10 17:05:3736 用ise工具调用DDR3 IP核教程，内容非常的详细
2015-11-20 11:56:200 甲类单端的简易计算方法甲类单端的简易计算方法甲类单端的简易计算方法
2016-01-19 15:37:380 针对DDR2-800和DDR3的PCB信号完整性设计
2016-02-23 11:37:230 Xilinx FPGA工程例子源码：Xilinx DDR3最新VHDL代码(通过调试)
2016-06-07 14:54:5777 针对DDR2-800和DDR3的PCB信号完整性设计，要认证看
2016-12-16 21:23:410 华芯半导体DDR3内存颗粒 datasheet
2016-12-17 21:59:120 是DDR3。我们需要按照行的方向组织数据写入DDR3，然后按照列的方向读出数据。那么如何高效的利用DDR3的带宽，是实现图像矩阵90°翻转的核心！
2017-02-07 17:49:115606 
DDR3是目前DDR的主流产品，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。最开始的DDR, 芯片采用的是TSOP封装，管脚露在芯片两侧的，测试起来相当方便；但是，DDRII和III就不一样了，
2017-11-06 13:44:109412 
DDR4提供比DDR3/ DDR2更低的供电电压1.2V以及更高的带宽，DDR4的传输速率目前可达2133～3200MT/s。DDR4 新增了4 个Bank Group 数据组的设计，各个Bank
2017-11-07 10:48:5155968 
虽然新一代电脑/智能手机用上了DDR4内存，但以往的产品大多还是用的DDR3内存，因此DDR3依旧是主流，DDR4今后将逐渐取代DDR3，成为新的主流，下面我们再来看看DDR4和DDR3内存都有哪些区别。相比上一代DDR3，新一代DDR4内存主要有以下几项核心改变：
2017-11-08 15:42:2332470 为解决超高速采集系统中的数据缓存问题，文中基于Xilinx Kintex-7 FPGA MIG_v1.9 IP核进行了DDR3 SDRAM控制器的编写，分析并提出了提高带宽利用率的方法。最终将其进行
2017-11-16 14:36:4125161 
SDRAM）：DDR4提供比DDR3/ DDR2更低的供电电压1.2V以及更高的带宽，DDR4的传输速率目前可达2133～3200 MT/s。
2017-11-17 13:15:4928010 为了满足高速图像数据采集系统中对高带宽和大容量的要求，利用Virtex-7 系列FPGA 外接DDR3 SDRAM 的设计方法，提出了一种基于Verilog-HDL 语言的DDR3 SDRAM
2017-11-17 14:14:024072 
为了解决视频图形显示系统中多个端口访问DDR3的数据存储冲突，设计并实现了基于FPGA的DDR3存储管理系统。DDR3存储器控制模块使用MIG生成DDR3控制器，只需通过用户接口信号就能完成DDR3
2017-11-18 18:51:257989 
DDR3内存已经被广泛地使用，专业的PCB设计工程师会不可避免地会使用它来设计电路板。本文为您提出了一些关于DDR3信号正确扇出和走线的建议，这些建议同样也适用于高密度、紧凑型的电路板设计。
2018-06-16 07:17:0010446 
Cyclone 10 GX DDR3 示例设计的步骤
2018-06-20 00:12:006906 
我们通过Configuration,Package,Speed...等DDR3的命名可知道DDR3的容量，封装，速度等级等信息。
2019-03-03 11:04:152626 
DDR3内存与DDR2内存相似包含控制器和存储器2个部分，都采用源同步时序，即选通信号(时钟)不是独立的时钟源发送，而是由驱动芯片发送。它比DR2有更高的数据传输率，最高可达1866Mbps；DDR3还采用8位预取技术，明显提高了存储带宽；其工作电压为1.5V，保证相同频率下功耗更低。
2019-06-25 15:49:232336 DDR3内存与DDR2内存相似包含控制器和存储器2个部分，都采用源同步时序，即选通信号（时钟）不是独立的时钟源发送，而是由驱动芯片发送。它比DR2有更高的数据传输率，最高可达1866Mbps；DDR3还采用8位预取技术，明显提高了存储带宽；其工作电压为1.5V，保证相同频率下功耗更低。
2019-09-18 14:27:032005 
DDR3 SDRAM是DDR3的全称，它针对Intel新型芯片的一代内存技术（但目前主要用于显卡内存），频率在800M以上。DDR3是在DDR2基础上采用的新型设计，与DDR2 SDRAM相比具有功耗和发热量较小、工作频率更高、降低显卡整体成本、通用性好的优势。
2019-10-29 08:00:000 本文档的主要内容详细介绍的是DDR和DDR2与DDR3的设计资料总结包括了：一、DDR的布线分析与设计，二、DDR电路的信号完整性，三、DDR Layout Guide，四、DDR设计建议，六、DDR design checklist，七、DDR信号完整性
2020-05-29 08:00:000 从成本的角度来看，DDR3也许的确要比DDR4低一些，所以从这个角度可以讲通。
2020-09-08 16:28:235268 近日，安捷伦科技公司推出目标应用为板级或嵌入式存储器应用的DDR3协议调试和测试套件，由硬件和软件的组成。据说该套件是业界首个功能最齐全的DDR3测试工具，包含业界最快的（2.0-Gtransfer
2020-08-30 10:06:011315 2021 年，DDR3内存价格受缺货影响预上涨 40%-50%，春节之后的价格就已经上涨至3.3美元以上；三星2Gb DDR3价格再创历史新高，从0.95美元涨至3美元左右。
2021-03-15 15:18:142890 用于 DDR 电源及终端的高效率、双通道、±3A同步降压型稳压器符合 DDR / DDR2 / DDR3 标准
2021-03-19 08:44:5013 这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
2021-05-02 09:05:004229 
DDR4相比DDR3的相关变更点相比DDR3，DDR4存在诸多变更点，其中与硬件设计直接相关的变更点主要有： 增加Vpp电源； VREFDQ删除； CMD、ADD、CTRL命令的端接变更为
2021-11-06 20:36:0030 DDR3全称double-data-rate 3 synchronous dynamic RAM，即第三代双倍速率同步动态随机存储器。所谓同步，是指DDR3数据的读取写入是按时钟同步的;所谓动态
2022-02-21 17:51:455363 
日前，世界著名硬件网站TomsHardware上有消息表示，多家大厂都在考虑停止DDR3内存的生产。DDR3内存早在2007年就被引入，至今已长达15年，因为其不再泛用于主流平台，即便退出市场也不会
2022-04-06 12:22:566223 这篇文章我们讲一下Virtex7上DDR3的测试例程，Vivado也提供了一个DDR的example，但却是纯Verilog代码，比较复杂，这里我们把DDR3的MIG的IP Core挂在Microblaze下，用很简单的程序就可以进行DDR3的测试。
2022-08-16 10:28:583160 和下降沿都发生数据传输。 图1. DDR3结构 二、地址的概念及容量计算 2.1地址的概念 DDR3的内部是一个存储阵列，将数据“填
2022-12-21 18:30:055150 DDR3的速度较高，如果控制芯片封装较大，则不同pin脚对应的时延差异较大，必须进行pin delay时序补偿。
2023-07-04 09:25:38936 
电子发烧友网站提供《PI2DDR3212和PI3DDR4212在DDR3/DDR4中应用.pdf》资料免费下载
2023-07-24 09:50:473 本文开源一个FPGA项目：基于AXI总线的DDR3读写。之前的一篇文章介绍了DDR3简单用户接口的读写方式：《DDR3读写测试》，如果在某些项目中，我们需要把DDR挂载到AXI总线上，那就要通过MIG IP核提供的AXI接口来读写DDR。
2023-09-01 16:20:377275 
本文介绍一个FPGA开源项目：DDR3读写。该工程基于MIG控制器IP核对FPGA DDR3实现读写操作。
2023-09-01 16:23:193353 
DDR3带宽计算之前，先弄清楚以下内存指标。
2023-09-15 14:49:4613799 
DDR3是2007年推出的，预计2022年DDR3的市场份额将降至8%或以下。但原理都是一样的，DDR3的读写分离作为DDR最基本也是最常用的部分，本文主要阐述DDR3读写分离的方法。
2023-10-18 16:03:561889 
DDR4和DDR3内存都有哪些区别？ 随着计算机的日益发展，内存也越来越重要。DDR3和DDR4是两种用于计算机内存的标准。随着DDR4内存的逐渐普及，更多的人开始对两者有了更多的关注。 DDR3
2023-10-30 09:22:0013842 EMC计算方法和EMC仿真（1） ——计算方法简介
2023-12-05 14:56:082943 
随着技术的不断进步，计算机内存技术也在不断发展。DDR（Double Data Rate）内存条作为计算机的重要组成部分，其性能直接影响到电脑的运行速度和稳定性。DDR3和DDR4是目前市场上最常
2024-11-20 14:24:2211366 DDR3、DDR4、DDR5是计算机内存类型的不同阶段，分别代表第三代、第四代和第五代双倍数据速率同步动态随机存取存储器（SDRAM）。以下是它们之间的性能对比： 一、速度与带宽 DDR3 ：速度
2024-11-29 15:08:2819722 据报道，业内人士透露，全球三大DRAM内存制造商——三星电子、SK海力士和美光，有望在2025年内正式停产已有多年历史的DDR3和DDR4两代内存。 随着技术的不断进步和消费级平台的更新换代
2025-02-19 11:11:513468 的讲解数据线等长设计。 在另一个文件《AD设计DDR3时等长设计技巧-地址线T型等长》中着重讲解使用AD设计DDR地址线走线T型走线等长处理的方法和技巧。
2025-07-28 16:33:124 电子发烧友网站提供《DDR3 SDRAM参考设计手册.pdf》资料免费下载
2025-11-05 17:04:014
电子发烧友App
工商网监
评论