电子发烧友App

硬声App

扫码添加小助手

加入工程师交流群

0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>模拟技术>IDT打造首款具备JESD204B接口的全新四通道DAC

IDT打造首款具备JESD204B接口的全新四通道DAC

收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉

评论

查看更多

相关推荐
热点推荐

IDT 推出业界首适合多载波宽带无线应用

,推出业界首具备 JESD204B 高速串行接口的低功耗四通道 16 位数模转换器(DAC)。IDT 全新四通道 DAC 在多载波宽带无线应用中支持高带宽,并减轻电路板布线要求。
2013-05-23 13:42:241268

抓住JESD204B接口功能的关键问题

JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求
2024-03-26 08:22:362183

一文详解JESD204B高速接口协议

JESD204B是逻辑器件和高速ADC/DAC通信的一个串行接口协议,在此之前,ADC/DAC与逻辑器件交互的接口大致分为如下几种。
2025-04-24 15:18:364482

宽带数据转换器应用的JESD204B与串行LVDS接口考量

开发串行接口业界标准JESD204A/JESD204B的目的在于解决以高效省钱的方式互连最新宽带数据转换器与其他系统IC的问题。
2021-11-01 11:24:166384

抓住JESD204B接口功能的关键问题

本故障排除指南并未穷尽所有可能,但为使用JESD204B链路以及希望了解更多信息的工程师提供了一个很好的基本框架。
2022-01-10 11:06:054040

5G无线测试仪高通道JESD204B时钟生成参考设计

和设计优化。最后,此设计还包含原理图、板布局、硬件测试和测试结果。主要特色高频 (GSPS) 采样时钟生成符合 JESD204B 标准、高通道数、可扩展的时钟解决方案适用于射频采样 ADC/DAC 的低相
2018-10-15 15:09:38

JESD204接口简介

0.72 V至1.23 V(源阻抗和负载阻抗定义为100 Ω ±20%)。 •JESD204B的第二速度等级定义了通道数据速率最高为6.375 Gbps的电气接口。该速度等级与第一速度等级相似,差分电平为
2019-05-29 05:00:03

JESD204标准解析

,兼容JESD204JESD204A输出,目前正在着手开发输出兼容JESD204B的产品。AD9639是一四通道、12位、170/210MSPS ADC,集成JESD204接口。AD9644
2019-06-17 05:00:08

JESD204B接口标准信息理解

作者:Ken C在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在
2018-09-13 14:21:49

JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?

什么是8b/10b编码,为什么JESD204B接口需使用这种编码?怎么消除影响JESD204B链路传输的因素?JESD204B中的确定延迟到底是什么? 它是否就是转换器的总延迟?JESD204B如何使用结束位?结束位存在的意义是什么?如何计算转换器的通道速率?什么是应用层,它能做什么?
2021-04-13 06:39:06

JESD204B串行接口时钟的优势

和LMK01010 产生JESD204B 的时钟,既能满足全是JESD204B 的器件的要求,也能很好的用在有LVDS 接口需要的系统中。另外LMK04800是一非常成熟的具有高延时精度的时钟芯片,其
2019-06-19 05:00:06

JESD204B协议介绍

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
2022-11-21 07:02:17

JESD204B协议有什么特点?

在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
2021-04-06 06:53:56

JESD204B是什么工作原理?控制字符是什么?

JESD204B的工作原理JESD204B的控制字符
2021-04-06 06:01:20

JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗?

请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
2025-02-08 09:10:29

JESD204B生存指南

JESD204B生存指南
2019-05-28 12:08:12

JESD204B的优势

如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同 FPGA 协作。他们特别感兴趣
2022-11-23 06:35:43

JESD204B的常见疑问解答

问:什么是8b/10b编码,为什么JESD204B接口需使用这种编码? 答:无法确保差分通道上的直流平衡信号不受随机非编码串行数据干扰,因为很有可能会传输大量相反的1或0数据。通过串行链路传输
2024-01-03 06:35:04

JESD204B的系统级优势

JESD204B 的相同 DAC 的 PCB 布局(右)这是不是意味着您要改用 JESD204B 接口?不一定。与 LVDS 接口相比,JESD204B 的缺点是具有更长的绝对时延,这对于有些应用来
2018-09-18 11:29:29

jesd204b

我最近尝试用arria 10 soc实现与ad9680之间的jesd204B协议,看了很多资料,却依然感觉无从下手,不知道哪位大神设计过此协议,希望可以请教一番,在此先谢过。
2017-12-13 12:47:27

jesd204b ip核支持的线速率

因实际需求,本人想使用JESD204b的ip核接收ADC发送过来的数据,ADC发送的数据链路速率是15gbps, 厂家说属于204b标准。我看到jesd204b的ip核标准最大是12.5gbps,但是支持的支持高达16.375 Gb/s的非标准线速率。请问我可以使用这个IP核接收ADC的数据吗?
2020-08-12 09:36:39

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的?

AD9164 JESD204B接口的传输层是如何对I/Q数据进行映射的
2023-12-04 07:27:34

AD9680 JESD204B接口的不稳定会导致较大的电流波动,怎么解决?

AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
2025-04-15 06:43:11

FPGA高速数据采集设计之JESD204B接口应用场景

一,JESD204B应用的优缺点接触过FPGA高速数据采集设计的朋友,应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC的采样
2019-12-04 10:11:26

FPGA高速数据采集设计之JESD204B接口应用场景

依旧采用传统的CMOS和LVDS已经很难满足设计要求,因此“JESD204B”应运而生。现在各大厂商的高速ADC/DAC上基本都采用了这种接口,明德扬的大数据采集项目也是采用JESD204B接口
2019-12-03 17:32:13

一文读懂JESD204B标准系统

JESD204B到底是什么呢?是什么导致了JESD204B标准的出现?什么是JESD204B标准?为什么关注JESD204B接口
2021-05-24 06:36:13

串行LVDS和JESD204B的对比

是LVDS的三倍多。当比较诸如多器件同步、确定延迟和谐波时钟等高级功能时,JESD204B是提供这些功能的唯一接口。所有通路和通道对确定延迟敏感、需要宽带宽多通道转换器的系统将无法有效使用LVDS或并行
2019-05-29 05:00:04

使用JESD204B接口,线速率怎么计算?

使用JESD204B接口,线速率怎么计算?在文档表9-2中线速率等于 fLINERATE=fs*R,如果我选择双通道设备,采样时钟fs为500MHz,在表8-17,中选择模式0,N&
2024-11-18 07:10:40

使用JESD204B如何对数据进行组帧?

在使用JESD204B协议时,当L=8时,如果时双通道数据,如何对数据进行组帧?是直接使用前8通道
2024-11-14 07:51:24

关于JESD204B接口你想知道的都在这

关于JESD204B接口你想知道的都在这
2021-09-29 06:56:22

在Xilinx FPGA上快速实现JESD204B

Haijiao Fan简介JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路
2018-10-16 06:02:44

基于高速串行数字技术的JESD204B链路延时设计

描述JESD204B 链路是数据转换器数字接口的最新趋势。这些链路利用高速串行数字技术提供很大的益处(包括增大的信道密度)。此参考设计解决了其中一个采用新接口的挑战:理解并设计链路延迟。一个示例实现
2018-11-21 16:51:43

如何去实现JESD204B时钟?

JESD204B数模转换器的时钟规范是什么?JESD204B数模转换器有哪些优势?如何去实现JESD204B时钟?
2021-05-18 06:06:10

如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?

的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA一直支持千兆串行/解串(SERDES)收发器。然而在过去,大多数ADC
2021-04-06 09:46:23

如何采用系统参考模式设计JESD204B时钟

LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型
2022-11-18 06:36:26

宽带数据转换器应用的JESD204B与串行LVDS接口考量

JESD204支持的每通道串行链路速率是LVDS的三倍以上。当比较诸如多器件同步、确定延迟和谐波时钟等高级功能时,JESD204B是提供这些功能的唯一接口。所有通路和通道对确定延迟敏感、需要宽带宽多通道转换器
2021-11-03 07:00:00

JESD204B输出的14位170Msps双通道ADC

DC1974A-C,LTC2122演示板,14位,170Msps双通道ADC,带JESD204B输出。演示电路1974A-C支持具有符合JESD204B标准的CML输出的LTC2122,14位双
2019-06-20 08:05:16

调试ADS52J90板卡JESD204B接口遇到的问题求解

我在调试TI ADS52J90板卡JESD204B接口遇到的问题: 1、目前在应用手册中能看到LVDS的详细说明,但是缺少关于JESD204B的相关资料,能否提供相关JESD204B的相关资料
2024-11-28 06:13:11

通道JESD204B菊链可扩展时钟解决方案

原理图、板布局、硬件测试和测试结果。主要特色高频 (GSPS) 采样时钟生成符合 JESD204B 标准、具有高通道数且可扩展的时钟解决方案适用于射频采样 ADC/DAC 的低相位噪声时钟可配置相位同步
2018-12-28 11:54:19

IDT推出DAC165xD1G5HN双通道16位具备JESD204B的数模转换器

IDT推出低功率双通道16位具备JESD204B的数模转换器,DAC165xD1G5HN是一16位 1.5 Gsps双通道 DAC具备10Gbps JESD204B串行接口以及插值滤波器。
2012-11-25 22:50:281782

JESD204B解决方案 简化FPGA和高速数据转换器的集成

Altera公司今天宣布,开始提供多种JESD204B解决方案,设计用于在使用了最新JEDEC JESD204B标准的系统中简化Altera FPGA和高速数据转换器的集成。很多应用都使用了这一接口标准,包括雷达、无线射频前端、医疗成像设备、软件无线电,以及工业应用等。
2014-01-24 10:14:582782

JESD204B 串行接口时钟需要及其实现

随着数模转换器的转换速率越来越高, JESD204B 串行接口已经越来越多地广泛用在数模转换器上,其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B 数模转换器的时钟规范,以及利用 TI 公司的芯片实现其时序要求。
2016-12-21 14:39:3444

JESD204B SystemC module Deterministic Latency()

的延迟。JESD204A没有提供处理接口延迟的方法,而在JESD204B中提供了两种机制(Subclass 1、Subclass 2)去解决延迟不定的问题。 数据链延迟定义为:并行的数据帧放到TX
2017-02-08 10:39:101791

JESD204B协议概述

在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
2017-04-08 04:48:172714

在Xilinx FPGA上快速实现 JESD204B

简介 JESD204是一种连接数据转换器(ADC和DAC)和逻辑器件的高速串行接口,该标准的 B 修订版支持高达 12.5 Gbps串行数据速率,并可确保 JESD204 链路具有可重复的确定性延迟
2017-04-12 10:22:1116280

基于JESD204B高速数据传输协议 通过DDC魔法乘以ADC的虚拟通道

JESD204B是一种高速数据传输协议,采用8位/10位编码和加扰技术,旨在确保足够的信号完整性。针对JESD204B标准,总吞吐量变为在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。
2017-09-08 11:36:0339

JESD204B SystemC module 设计简介(一)

本设计致力于用SystemC语言建立JESD024B的协议标准模型,描述JESD204B的所有行为,并且能够保证用户可以通过该JESD204B的SystemC库,进行JESD204B行为的仿真
2017-11-17 09:36:563518

JESD204B标准及演进历程

在从事高速数据撷取设计时使用FPGA的人大概都听过新JEDEC标准「JESD204B」的名号。近期许多工程师均联络德州仪器,希望进一步了解 JESD204B 接口,包括与FPGA如何互动、JESD204B如何让他们的设计更容易执行等。本文介绍 JESD204B标准演进,以及对系统设计工程师有何影响。
2017-11-18 02:57:0114901

JESD204B接口及协议状态过程

在使用我们的最新模数转换器(ADC)和数模转换器(DAC)设计系统时,我已知道了很多有关 JESD204B接口标准的信息,这些器件使用该协议与FPGA 通信。
2017-11-18 04:10:553410

JESD204B工作原理及其控制字符详解

目前,将JESD204B作为高速数据转换器首选数字接口的趋势如火如荼。JESD204接口于2006年次发布,2008年改版为JESD204A,2011年8月再改版为目前的JESD204B
2017-11-18 06:07:0117930

JESD204B在时钟方面的设计及其验证实现

随着数模转换器的转换速率越来越高,JESD204B 串行接口已经越来越多地广泛用在数模转换器上,其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B 数模转换器的时钟
2017-11-18 08:00:012492

FPGA 的高速数据采集设计之JESD204B部分详解

的是 JESD204B 接口将如何简化设计流程。 与 LVDS 及 CMOS 接口相比,JESD204B 数据转换器串行接口标准可提供一些显著的优势,包括更简单的布局以及更少的引脚数。因此它能获得工程师的青睐和关注也就不足为奇了,它具备如下系统级优势: 更小的封装尺寸与更低的封装成本。
2017-11-18 08:36:013853

针对高速数据转换器的最新高速JESD204B标准带来了验证挑战

JESD204B是最新的12.5 Gb/s高速、高分辨率数据转换器串行接口标准。转换器制造商的相关产品已进入市场,并且支持JESD204B标准的产品预计会在不久的将来大量面世。JESD204B接口
2017-11-18 18:57:163629

简述Arria10接口JESD204B的与ADI9144性能

Arria10接口JESD204B与ADI9144的互操作性
2018-06-20 00:06:005211

为便于实现如此庞大的吞吐量,JESD204B标准应运而生

在此设置中,由于AD9250中没有其他数字处理任务,所以JESD204B链路(JESD204B发射器)一目了然。对于JESD204B链路来说,通道A为转换器“0”( M0 ),而通道B为转换器“1”(M1),这就意味着“M”的值为2。此设置的总线路速率为
2018-08-24 11:47:525375

JESD204B接口标准中的眼图测量

该视频将为观众介绍JESD204B接口中的眼图测量。
2019-08-01 06:19:004828

JESD204B接口标准如何用于ADC到FPGA设计中

ADI和Xilinx的专家解释了JESD204B接口标准的重要性,并说明了该标准如何用于ADC到FPGA设计中。
2019-08-01 06:15:003814

JESD204B传输层的实现方式介绍

这是ADI公司JESD204B在线研讨会系列的第一部分,将讨论传输层的基本元素,及其在ADI高速ADC、DAC和收发器中的实现方式。
2019-07-18 06:14:003961

JESD204B接口中的眼图测量方法

该视频将为观众介绍JESD204B接口中的眼图测量。
2019-08-19 06:06:005864

什么是JESD204B标准为什么需要关注JESD204B接口

真正的串行接口(称作JESD204)。JESD204 接口被定义为一种单通道、高速串行链路,其使用高达3.125 Gbps 的数据速率把单个或者多个数据转换器连接至数字逻辑器件。
2019-05-13 09:16:4213882

AD9656:四通道、16位、125 MSPS JESD204B 1.8 V模数转换器(ADC)

AD9656:四通道、16位、125 MSPS JESD204B 1.8 V模数转换器(ADC)
2021-03-19 06:14:5914

AD9680: 14位、1000 MSPS JESD204B通道模数转换器

AD9680: 14位、1000 MSPS JESD204B通道模数转换器
2021-03-22 09:22:0112

AD9083:16通道、125 MHz带宽、JESD204B模数转换器数据表

AD9083:16通道、125 MHz带宽、JESD204B模数转换器数据表
2021-03-22 16:33:3814

LTC6952:超低抖动、4.5 GHz PLL,带11个输出和JESD204B/JESD204C支持数据表

LTC6952:超低抖动、4.5 GHz PLL,带11个输出和JESD204B/JESD204C支持数据表
2021-04-22 15:52:099

JESD204B串行接口的14位250 Msps ADC系列

JESD204B串行接口的14位250 Msps ADC系列
2021-05-18 15:04:507

JESD204B是否真的适合你

作者:Sureena Gupta 如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。 我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它
2021-11-10 09:43:331032

JESD204B标准的ADC与FPGA的接口

与现有接口格式和协议相比,JESD204B接口更复杂、更微妙,必须克服一些困难才能实现其优势。像其他标准一样,要使该接口比单倍数据速率或双倍数据速率CMOS/LVDS等常用接口更受欢迎,它必须能无缝地工作。
2022-04-21 14:28:075912

JESD204B协议相关介绍与具体应用实例

接触过FPGA高速数据采集设计的朋友,应该会听过新术语“JESD204B”。这是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC的采样速率变得越来越高,数据的吞吐量
2022-07-04 09:21:586414

JESD204B时钟网络原理概述

明德扬的JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速ad采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B时钟网络。
2022-07-07 08:58:112424

如何构建您的JESD204B 链路

如何构建您的JESD204B 链路
2022-11-04 09:52:113

理解JESD204B协议

理解JESD204B协议
2022-11-04 09:52:125

JESD204B:适合您吗?

JESD204B:适合您吗?
2022-11-07 08:07:230

JESD204B学习手册

JESD204B接口一般用在高速的AD和DA芯片上,用于传输采集到的数据。该接口相比LVDS可以减少大量的IO管脚,所以正在逐步取代LVDS接口(引用wp446-jesd204b.pdf)。
2022-12-22 09:45:183902

FMC子卡设计原理图:FMCJ456-基于JESD204B的2路3GspsAD 2路3Gsps DA FMC子卡

MC子卡模块, 超宽带接收机, 多通道MIMO通信, JESD204B板卡, JESD204B
2023-01-06 10:06:441202

在赛灵思FPGA上快速实现JESD204B

JESD204是一高速串行接口,用于将数据转换器(ADC和DAC)连接到逻辑器件。该标准的修订版B支持高达12.5 Gbps的串行数据速率,并确保JESD204链路上的可重复确定性延迟。随着转换器速度和分辨率的不断提高,JESD204B接口在ADI公司的高速转换器和集成RF收发器中变得越来越普遍。
2023-01-09 16:41:386244

JED204B是什么?JESD204B的分类及优缺点介绍

大部分的ADC和DAC都支持子类1,JESD204B标准协议中子类1包括:传输层,链路层,物理层。在少部分资料中也会介绍含有应用层,应用层是对JESD204B进行配置的接口,在标准协议中是不含此层,只是为了便于理解,添加的一个层。
2023-05-10 15:52:553056

JESD204B是FPGA中的新流行语吗

JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS接口相比,这一较新的版本具有显著的优势,因为它包括更简单的布局和更少的引脚数。
2023-05-26 14:49:311468

JESD204B链路中断时的基本调试技巧

本文旨在提供发生 JESD204B 链路中断情况下的调试技巧简介
2023-07-10 16:32:033105

AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet

电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
2023-10-16 19:02:55

JESD204B规范的传输层介绍

电子发烧友网站提供《JESD204B规范的传输层介绍.pdf》资料免费下载
2023-11-28 10:43:310

ADC34J4x具有JESD204B接口四通道14位 50MSPS至160MSPS模数转换器数据表

电子发烧友网站提供《ADC34J4x具有JESD204B接口四通道14位 50MSPS至160MSPS模数转换器数据表.pdf》资料免费下载
2024-07-18 10:52:080

ADC34J2x具有JESD204B接口四通道12位50MSPS至160MSPS模数转换器数据表

电子发烧友网站提供《ADC34J2x具有JESD204B接口四通道12位50MSPS至160MSPS模数转换器数据表.pdf》资料免费下载
2024-07-31 09:56:560

JESD204B升级到JESD204C时的系统设计注意事项

电子发烧友网站提供《从JESD204B升级到JESD204C时的系统设计注意事项.pdf》资料免费下载
2024-09-21 10:19:006

AFE77xx DAC JESD204B调试

电子发烧友网站提供《AFE77xx DAC JESD204B调试.pdf》资料免费下载
2024-09-27 10:17:150

Altera JESD204B IP核和TI DAC37J84硬件检查报告

电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
2024-12-10 14:53:470

JESD204B使用说明

能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b协议
2024-12-18 11:31:592554

JESD204B生存指南

实用JESD204B来自全球数据转换器市场份额领导 者的技术信息、提示和建议
2025-05-30 16:31:210

DAC37J84 四通道、16位、1.6GSPS、1x-16x插值数模转换器(DAC)技术手册

终端兼容的 DAC37J84/DAC38J84 系列是一低功耗、16 位、四通道、 1.6/2.5 GSPS 数模转换器 (DAC),带JESD204B接口。 数字数据通过 1、2、4 或
2025-11-13 14:31:02472

已全部加载完成