声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
Altera
+关注
关注
37文章
771浏览量
153313 -
JESD204B
+关注
关注
5文章
70浏览量
18991
发布评论请先 登录
相关推荐
jesd204b
我最近尝试用arria 10 soc实现与ad9680之间的jesd204B协议,看了很多资料,却依然感觉无从下手,不知道哪位大神设计过此协议,希望可以请教一番,在此先谢过。
发表于 12-13 12:47
JESD204B的系统级优势
作者:Sureena Gupta如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同
发表于 09-18 11:29
在Xilinx FPGA上快速实现JESD204B
具有可重复的确定性延迟。随着转换器的速度和分辨率不断提升,JESD204B接口在ADI高速转换器和集成RF收发器中也变得更为常见。此外,FPGA和ASIC中灵活的串行器/解串器(SERDES)设计正逐步
发表于 10-16 06:02
串行LVDS和JESD204B的对比
作者:George Diniz,ADI公司高速数据转换器部产品线总监JESD204B简介开发串行接口业界标准JESD204A的目的在于解决以高效率且省钱的方式互连最新宽带数据转换器与其
发表于 05-29 05:00
JESD204B串行接口时钟的优势
摘要 随着数模转换器的转换速率越来越高,JESD204B 串行接口已经越来越多地广泛用在数模转换器上,其对器件时钟和同步时钟之间的时序关系有着严格需求。本文就重点讲解了JESD204B 数模转换器
发表于 06-19 05:00
FPGA高速数据采集设计之JESD204B接口应用场景
JESD204BSubclass1工作模式,通过FMC接口与高性能FPGA的GTH接口相连接收ADC采样后的数据,最终通过PCIE金手指与PC端进行传输。5、
发表于 12-03 17:32
以JESD204B subclass1来讨论时钟的时序需要以及TI时钟芯片方案的实现
JESD204B采集卡项目综合上板后,可以使用上位机通过千兆网来配置AD9144和AD9516板卡,实现高速AD采集。最终可以在示波器和上位机上采集到设定频率的正弦波。本文重点介绍JESD204B
发表于 12-17 11:25
如何让JESD204B在FPGA上工作?FPGA对于JESD204B需要多少速度?
的模数转换器(ADC)和数模转换器(DAC)支持最新的JESD204B串行接口标准,出现了FPGA与这些模拟产品的最佳接口方式问题。FPGA一直支持千兆串行/解串(SERDES)收发器。然而在过去,大多数ADC
发表于 04-06 09:46
JESD204B协议有什么特点?
在使用最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。那么在解决 ADC 至 FPGA
发表于 04-06 06:53
如何采用系统参考模式设计JESD204B时钟
LMK04821系列器件为该话题提供了很好的范例研究素材,因为它们是高性能的双环路抖动清除器,可在具有器件和SYSREF时钟的子类1时钟方案里驱动多达七个JESD204B转换器或逻辑器件。图1是典型
发表于 11-18 06:36
JESD204B协议介绍
在使用我们的最新模数转换器 (ADC) 和数模转换器 (DAC) 设计系统时,我已知道了很多有关 JESD204B 接口标准的信息,这些器件使用该协议与 FPGA 通信。此外,我还在 E2E 上的该
发表于 11-21 07:02
JESD204B的优势
如果您有接触使用 FPGA 的高速数据采集设计,没准听说过新术语“JESD204B”。我在工作中看到过很多工程师询问有关 JESD204B 接口的信息以及它如何同 FPGA 协作。他们特别感兴趣
发表于 11-23 06:35
评论