FPGA设计：GPIO怎么走全局时钟网络

易灵思提供了原语文档，可以查看每个原语。经常有人会问，如果普通的GPIO怎么走全局时钟网络，其实很简单，打开原主文档，找到EFX_GBUFCE，该部分提供了verilog和VHDL的用法。

EFX_GBUFCE既可以让GPIO走全局时钟网络也可以用于为时钟添加使能控制，当并不是随时需要该时钟时可以把时钟禁止以节省功耗。

CE_POLARITY用于控制CE是高有效还是低有效，如果为1则高有效，反之则低有效。

CE是时钟O的输出使能。

EFX_GBUFCE # (
   .CE_POLARITY(1'b1)   // 0 active low, 1 active high
) EFX_GBUFCE_inst (
   .O(O),               // Clock output to global clock network
   .I(I),               // Clock input
   .CE(CE)              // Clock gate
);

另外要补充下，

如果用了EFX_GBUFCE，并用CLK_O0作为时钟去控制逻辑，那CLK_I就不能再次自动上GBUFCE当作时钟来控制逻辑。如下图，这种方式是不支持的。

‍

Quantum 钛金系列 Primitives User Guide (elitestek.com)

编辑：黄飞