0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

时钟晶体下面铺地和走线

jf_pJlTbmA9 2023-11-24 15:37 次阅读

我们在单板电路设计时,针对时钟部分的注意事项,主要有以下几个方面可以考虑:

1、布局

时钟晶体和相关电路应布置在PCB的中央位置并且要有良好的地层,而不是靠近I/O接口处。不可将时钟产生电路做成子卡或者子板的形式,必须做在单独的时钟板上或者承载板上。

如下图所示,绿色框中部分下一层最好不要走线

wKgZomVdcXqALI3VAAKz02RHzWg099.png

在PCB时钟电路区域只布与时钟电路有关的器件,避免布设其他电路,晶体附近或者下面不要布其他信号线。在时钟发生电路、晶体下使用地平面,若其他信号穿过该平面,违反了映像平面功能,如果让信号穿越这个地平面的话,就会存在很小的地环路并影响地平面的连续性,这些地环路在高频时将会产生问题。

对于时钟晶体、时钟电路,可以采用屏蔽措施进行屏蔽处理。

若时钟外壳为金属,则PCB设计时一定要在晶体下方铺铜,并保证此部分与完整的地平面有良好的电气连接(通过多孔接地)。

2、时钟晶体下面铺地的好处

晶体振荡器内部的电路会产生射频电流,如果晶体是金属外壳封装的,直流电源脚是直流电压参考和晶体内部射频电流回路参考的依靠,通过地平面释放外壳被射频辐射产生的瞬态电流。总之,金属外壳是一个单端天线,附近的映像层、地平面层有时两层或者更多层做为射频电流对地的辐射耦合作用是足够的。

晶体下铺地对散热也是有好处的。时钟电路和晶体下铺地将提供一个映像平面,可以降低对相关晶体和时钟电路产生共模电流,从而降低射频辐射,地平面对差模射频电流同样有吸收作用,这个平面必须通过多点连接到完整的地平面上,并要求通过多个过孔,这样可以提供低的阻抗,为增强这个地平面的效果,时钟发生电路应该与这个地平面靠近。

SMT封装的晶体将比金属外壳的晶体有更多的射频能量辐射:因为表贴晶体大多是塑料封装,晶体内部的射频电流会向空间辐射并耦合到其他器件。

3、时钟信号的布线

wKgZomVdcXuAGRBPAAKBNhepJTs874.png

时钟线建议走在多层PCB板的内层,即走带状线。走在内层能保证完整的映像平面,它可以提供一个低阻抗射频传输路径,并产生磁通量,以抵消它们的源传输线的磁通量,源和返回路径的距离越近,则消磁就越好。

由于增强了消磁能力,高密PCB板的每个完整平面映像层可提供6-8dB的抑制。

时钟布多层板的好处:有一层或者多层可以专门用于完整的电源和地平面,可以设计成好的去耦系统,减小地环路的面积,降低了差模辐射,减小了EMI,减小了信号和电源返回路径的阻抗水平,可以保持全程走线阻抗的一致性,减小了邻近走线间的串扰等。

免责声明:本文转载于网络,转载此文目的在于传播相关技术知识,版权归原作者所有,如涉及侵权,请联系小编删除

审核编辑 黄宇

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电路设计
    +关注

    关注

    6567

    文章

    2318

    浏览量

    195504
  • 走线
    +关注

    关注

    3

    文章

    112

    浏览量

    23322
  • 时钟晶体
    +关注

    关注

    0

    文章

    4

    浏览量

    2035
收藏 人收藏

    评论

    相关推荐

    蛇形线作用

    有关,但线过长会增大分布电容和分布电感,使信号质量,所以时钟IC引脚一般都接RC端接,但蛇形线并非起电感的作用,相反的,电感会使信号中的上升元中的高次谐波相移,造成信号质量恶化,所以
    发表于 10-28 00:05

    元器件下面线问题

    我想问一下元器件下面线问题,就是什么时候元器件下面是可以线的而什么时候是不能
    发表于 11-18 21:40

    继电器下面铺地对电路会有什么影响

    我设计的板子,继电器下面铺了地的,使用起来没什么问题。但我看别人设计的,在继电器下面是不铺地的,不知道我的设计会有什么问题
    发表于 12-11 15:24

    内层的地层与电源层可以线

    实务设计上是可 以将部份幅射很强的线走到内层的GND层或电源层。然后 在其相对的位置之表层铺地,打via与内层的地相通,用完整 的地将高速线包覆起来。如此可有效降低原来的表层幅射强
    发表于 02-19 18:23

    DDR2时钟线线规则

    DDR2时钟线线规则a)时钟线包括MEM_CLKOUT#0、MEM_CLKOUT0、MEM_CLKOUT#1、MEM_CLKOUT1,ME
    发表于 02-03 14:13

    【PCB小知识 8 】 时钟

    的器件,避免布设其他电路,晶体附近或者下面不要布其他信号线:在时钟发生电路、晶体下使用地平面,若其他信号穿过该平面,违反了映像平面功能,如果
    发表于 12-20 19:27

    PCB EMI设计IC的电源和时钟线处理

    地靠近过孔,旁路电容与过孔的间距最大不超过300MIL。  2.6)所有时钟线原则上不可以穿岛。下面列举了穿岛的四种情形。  2.6.1) 跨岛出现在电源岛与电源岛之间。此时时钟
    发表于 09-11 16:05

    射频线与地的那点事儿

    0.1016 mm的。另外一个明显的现象是相对于未铺地的仿真结果,随着频率由800MHz到1GHz的增加,损耗趋大。  我们可以从仿真的结果中得到这样一个结果:  1.射频线最好按50欧姆
    发表于 09-17 17:39

    主板的线和布局设计解读

    的一大分别。但是,普通消费者如何才能分辩出一块主板设计得好坏与否呢?下面,笔者就为大家简单分析一下,使大家在选购主板时有更全面的参考依据。 一、解读主板的线设计     1、时钟
    发表于 11-23 11:14

    pcb蛇形线

    CB上的任何一条线在通过高频信号的情况下都会对该信号造成时延时,蛇形线的主要作用是补偿“同一组相关”信号线中延时较小的部分,这些部分通常
    发表于 05-22 02:48

    什么是射频线与地?

    举个例子来说吧。我们将对多层电路板进行射频线仿真,为了更好的做出对比,将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比。
    发表于 08-26 07:51

    PCB LAYOUT的怎么线

    下面从直角线、差分走线、蛇形线三个方面来阐述PCB LAYOUT的
    发表于 03-17 07:25

    PCB射频走线表层未铺地和没铺地有什么区别

    举个例子来说吧。我们将对多层电路板进行射频线仿真,为了更好的做出对比,将仿真的PCB分为表层铺地前的和铺地后的两块板分别进行仿真对比;表层未铺地的PCB文件如下图1所示(两种线宽):
    发表于 11-03 10:40 5次下载
    PCB射频走线表层未<b class='flag-5'>铺地</b>和没<b class='flag-5'>铺地</b>有什么区别

    时钟晶体下面铺地和走线布局注意事项

    单板上时钟的注意事项,主要有以下几个方面可以考虑。
    的头像 发表于 05-09 10:09 658次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>晶体</b><b class='flag-5'>下面</b><b class='flag-5'>铺地</b>和走线布局注意事项

    单板上时钟的注意事项 单板上时钟晶体下面铺地的好处

    单板上时钟的注意事项 单板上时钟晶体下面铺地的好处 单板上时钟是指将
    的头像 发表于 02-06 16:06 196次阅读