芯片产品资料-第999页-电子发烧友网

搜索历史

清空

搜索热词

0

聊天消息
系统消息
评论与回复

查看更多

查看更多

查看更多

VIP于到期续费

登录后你可以

下载海量资料
学习在线课程
观看技术视频
写文章/发帖/加入社区

会员中心

创作中心

发布

创作活动

完善资料让更多小伙伴认识你，还能领取20积分哦，立即完善>

3天内不再提示

电子发烧友 > 产品频道 > 找产品

选择过滤条件

产品类型：

供应商：

共计 10000 个结果

SN74LVTH652 具有三态输出的 3.3V ABT 八路总线收发器和寄存器

这些总线收发器和寄存器专为低压（3.3 V）VCC操作而设计，但具有此功能为5 V系统环境提供TTL接口。 LVTH652器件由总线收发器电路，D型触发器和控制电路组成，用于直接从多路复用传输数据。数据总线或内部存储寄存器。提供输出使能（OEAB和OEBA \）输入来控制收发器功能。提供选择控制（SAB和SBA）输入以选择是传送实时数据还是存储数据。用于选择控制的电路消除了在实时数据和存储数据之间的转换期间在多路复用器中发生的典型解码故障。低输入选择实时数据，高输入选择存储数据。图1显示了可以使用?? LVTH652器件执行的四种基本总线管理功能。 A或B数据总线上的数据或两者都可以存储在内部D型翻转中 - 无论选择还是使能控制引脚，都可以通过适当的时钟（CLKAB或CLKBA）输入由低到高的跳变进行翻转。当SAB和SBA处于实时传输模式时，通过同时启用OEAB和OEBA \，可以在不使用内部D型触发器的情况下存储数据。在这种配置中，每个输出都强化了它的输入;因此，当两组总线的所有其他数据源都处于高阻态时，每组总线保持其最后状态。提供有源总线保持...

SN74LVTH543 具有三态输出的 3.3V ABT 八路寄存收发器

这些八进制收发器专为低压（3.3 V）VCC操作而设计，但具有提供的功能一个5 V系统环境的TTL接口。 ?? LVTH543器件包含两组D型锁存器，用于临时存储在任一方向上流动的数据。为每个寄存器提供单独的锁存使能（LEAB \或LEBA \）和输出使能（OEAB \或OEBA \）输入，以允许在数据流的任一方向上进行独立控制。 A- to-B enable（CEAB）\ input必须为低电平才能从A输入数据或从B输出数据。如果CEAB \为低电平且LEAB \为低电平，则A-to-B锁存器是透明的;随后LEAB的从低到高的转换将A锁存器置于存储模式。 CEAB \和OEAB \均为低电平时，3态B输出有效，并反映A锁存器输出端的数据。从B到A的数据流类似，但需要使用CEBA \，LEBA \和OEBA \输入。有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。建议不要使用上拉或下拉电阻与总线保持电路。当VCC介于0和1.5 V之间时，器件处于高阻态上电或断电。但是，为了确保1.5 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。 ...

SN74LVCR2245A 具有三态输出的八路总线收发器

SN74LVCR2245A器件是一个八路总线收发器，设计用于1.65 V至3.6 VVCC操作。特性从1.65 V运行至3.6 V 输入接受电压至5.5 V 最大值pd6.3 ns，3.3 V 所有输出具有等效的26Ω系列电阻器，因此无需外部电阻器典型的VOLP（输出接地反弹）＆lt; 0.8 V，VCC= 3.3 V，TA= 25°C 典型VOHV（输出V < sub> OH Undershoot）＆gt; 2 V VCC= 3.3 V，TA= 25°C 支持所有端口上的混合模式信号操作（5 -V输入/输出电压 3.3 VVCC） Ioff支持实时插入，部分关机模式和后驱保护闩锁性能超过250 mA 每JESD 17 ESD保护超过JESD 22 2000-V Human-车身型号 1000 V充电设备型号参数与其它产品相比标准收发器 Technology Family ...

SN74LVTH2952 具有三态输出的 3.3V ABT 八路总线收发器和寄存器

这些八进制总线收发器和寄存器专为低压（3.3 V）VCC操作而设计，但是能够为5V系统环境提供TTL接口。 LVTH2952器件由两个8位背对背寄存器组成，可存储两条双向总线之间双向流动的数据。如果时钟使能（CLKENAB \或CLKENBA \）输入为低电平，则A或B总线上的数据存储在时钟（CLKAB或CLKBA）输入从低到高转换的寄存器中。将输出使能（OEAB \或OEBA \）输入设为低电平可访问任一端口上的数据。提供有源总线保持电路，用于保持有效逻辑电平的未使用或浮动数据输入。建议不要使用上拉或下拉电阻与总线保持电路。当VCC介于0和1.5 V之间时，器件处于高阻态上电或断电。但是，为了确保1.5 V以上的高阻态，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。这些器件完全适用于使用Ioff和上电3的热插拔应用-州。 Ioff电路禁用输出，防止在断电时损坏通过器件的电流回流。上电和断电期间，上电三态电路将输出置于高阻态，从而防止驱动器冲突。特性支持混合模式信号操作（具有3.3VVCC的...

SN74LVTH16646 具有三态输出的 3.3V ABT 16 位总线收发器和寄存器

'LVTH16646器件是16位总线收发器，专为低压（3.3V）VCC操作而设计，但是能够为5 V系统环境提供TTL接口。这些设备可用作两个8位收发器或一个16位收发器。 A或B总线上的数据在适当时钟（CLKAB或CLKBA）输入的低到高转换时被输入寄存器。图1显示了可以使用'LVTH16646器件执行的四种基本总线管理功能。提供输出使能（OE \）和方向控制（DIR）输入来控制收发器功能。在收发器模式中，存在于高阻抗端口的数据可以存储在寄存器中或两者中。选择控制（SAB和SBA）输入可以复用存储的和实时的（透明模式）数据。用于选择控制的电路消除了在存储的和实时数据之间的转换期间在多路复用器中发生的典型解码故障。当OE \低时，DIR确定哪个总线接收数据。在隔离模式（OE \ high）中，A数据可以存储在一个寄存器中，和/或B数据可以存储在另一个寄存器中。当禁用输出功能时，输入功能仍然是已启用，可用于存储和传输数据。一次只能驱动两条总线A或B中的一条。有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉或断电期间使用上拉或下拉电阻...

SN74LVCH16374A 具有三态输出的 16 位边沿 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。特性德州仪器宽带总线系列成员工作电压范围为1.65 V至3.6 V 输入接受电压至5.5 V 最大tpd为4.5 ns，3.3 V 典型VOLP（输出接地反弹）＆lt; 0.8 V，VCC= 3.3 V，TA= 25°C 典型VOHV（输出V < sub> OH Undershoot）＆gt; 2 V在VCC= 3.3 V，TA= 25°C Ioff支持实时插入，部分 - 电源关闭模式和后驱动保护支持所有端口上的混合模式信号操作（5 V输入和输出电压具有3.3 VVCC < /sub>）数据输入上的总线保持消除了对外部上拉或下拉电阻的需求闩锁性能超过250 mA 每JESD 17 < li> ESD保护超过JESD 22 2000-V人体模型（A114-A） 1000 V充电设备模型（C101）参数与其它产品相比 D 类触发器 ...

SN74LVCR162245 具有三态输出的 16 位总线收发器

这个16位（双八进制）同相总线收发器设计用于2.7 V至3.6 VVCC操作。 SN74LVCR162245设计用于数据总线之间的同步通信。控制功能实现最大限度地减少了外部时序要求。该器件可用作两个8位收发器或一个16位收发器。它允许从A总线到B总线或从B总线到A总线的数据传输，具体取决于方向控制（DIR）输入的逻辑电平。输出使能（OE）\输入可用于禁用器件，以便有效隔离总线。所有输出均设计为吸收高达12 mA的电压，包括26- 电阻，以减少过冲和下冲。提供有源总线保持电路以保持未使用或浮动数据输入处于有效逻辑电平。不建议在上拉电路中使用上拉或下拉电阻。总线保持电路是输入电路的一部分，不会被OE \或DIR禁用。为确保上电或断电期间的高阻态，OE \应连接到V < sub> CC 通过上拉电阻;电阻的最小值由驱动器的电流吸收能力决定。特性德州仪器广播公司的成员？系列工作电压范围为2.7 V至3.6 V 输入接受电压至5.5 V 3.3 ns时最大tpd为8.5 ns V 典型VOLP（输出接地反弹） ...

SN74LVTH16652 具有三态输出的 3.3V ABT 16 位总线收发器和寄存器

'LVTH16652器件是16位总线收发器，专为低压（3.3V）VCC操作而设计，但是能够为5 V系统环境提供TTL接口。这些器件可用作两个8位收发器或一个16位收发器。提供输出使能（OEAB和OEBA \）输入来控制收发器功能。提供选择控制（SAB和SBA）输入以选择是传送实时数据还是存储数据。低输入电平选择实时数据，高输入电平选择存储数据。用于选择控制的电路消除了在存储的和实时数据之间的转换期间在多路复用器中发生的典型解码故障。图1显示了可以使用'LVTH16652器件执行的四种基本总线管理功能。 A或B总线上的数据或两者都可以通过适当时钟（CLKAB或CLKBA）输入的低到高转换存储在内部D触发器中，无论其电平如何在选择控制或输出使能输入上。当SAB和SBA处于实时传输模式时，通过同时启用OEAB和OEBA \，也可以在不使用内部D型触发器的情况下存储数据。在此配置中，每个输出都会增强其输入。当两组总线的所有其他数据源都处于高阻态时，每组总线保持其最后一级配置。当VCC介于0和1.5 V之间时，器件在上电或断电期间处于高阻态。但是，为了确保1.5 V以上的高...

CD74HCU04 高速 CMOS 逻辑六路反向器

CD74HCU04无缓冲六角形反相器利用硅栅CMOS技术实现与LSTTL栅极类似的操作速度，并具有标准CMOS集成电路的低功耗。这些器件在晶体振荡器和模拟应用中特别有用。特性典型传播延迟：VCC= 5V时为6ns，CL= 15pF ，TA= 25°C，QMOS线中最快的部分宽工作温度范围。。。？55°C至125°C 平衡传播延迟和转换时间与LSTTL逻辑IC相比显着降低功耗 HCU类型 < li> 2V至6V操作高噪声抗扰度：NIL= 20％，NIH= VCC的30％at VCC= 5V CMOS输入兼容性，Il≤1μA，VOL，VOH 参数与其它产品相比反向缓冲器/驱动器 Technology Family VCC (Min) (V) VCC (Max) (V) Bits (#) Voltage (Nom) (V) ...

SN74ALVCH162374 具有三态输出的 16 位边沿触发 D 类触发器

这个16位边沿触发D型触发器设计用于1.65 V至3.6 VVCC操作。 SN74ALVCH162374特别适用于实现缓冲寄存器，I /O端口，双向总线驱动器和工作寄存器。它可以用作两个8位触发器或一个16位触发器。在时钟（CLK）输入的正跳变时，触发器的Q输出采用在数据（D）输入端设置的逻辑电平。输出使能（OE）输入可用于将八个输出置于正常逻辑状态（高或低逻辑电平）或高阻态。在高阻抗状态下，输出既不会加载也不会显着驱动总线。高阻抗状态和增加的驱动提供了驱动总线的能力，而无需接口或上拉组件。 OE \不会影响触发器的内部操作。当输出处于高阻态时，可以保留旧数据或输入新数据。输出设计为吸收高达12 mA的电流，包括等效的26- 电阻可减少过冲和下冲。确保上电或上电时的高阻态向下，OE \应通过上拉电阻连接到VCC;电阻的最小值由驱动器的电流吸收能力决定。有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在上拉电路中使用上拉或下拉电阻。特性德州仪器广播公司的成员？系列数据输入端的总线保持...

上页1...9979989991000下页