完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>
这些双正边沿触发D型触发器设计用于2 V至5.5 VV CC 操作。
预设的低级别( PRE )或clear( CLR < /span>)输入设置或重置输出,无论其他输入的电平如何。当 PRE 和 CLR 处于非活动状态(高)时,数据(D)处的数据输入满足建立时间要求将转移到时钟脉冲正向边沿的输出。时钟触发发生在电压电平,并且与时钟脉冲的上升时间没有直接关系。在保持时间间隔之后,可以在不影响输出电平的情况下更改D输入的数据。
该器件完全为使用I off的部分断电应用指定子>。 I off 电路禁用输出,防止电流断电时损坏电流回流。
(1)符合JEDEC和行业标准的组件认证,确保可靠运行在扩展的温度范围内。这包括但不限于高加速应力测试(HAST)或偏压85/85,温度循环,高压釜或无偏HAST,电迁移,键合金属间寿命和模塑化合物寿命。此类鉴定测试不应被视为超出规定的性能和环境限制使用该组件的合理性。
| Technology Family |
| VCC (Min) (V) |
| VCC (Max) (V) |
| Bits (#) |
| F @ Nom Voltage (Max) (Mhz) |
| ICC @ Nom Voltage (Max) (mA) |
| tpd @ Nom Voltage (Max) (ns) |
| Input Type |
| 3-State Output |
| IOL (Max) (mA) |
| Output Type |
| Rating |
| Operating Temperature Range (C) |
| Package Group |
| Package Size: mm2:W x L (PKG) |
| SN74LV74A-EP | SN74LV74A | SN74LV74A-Q1 |
|---|---|---|
| LV-A | LV-A | LV-A |
| 2 | 2 | 2 |
| 5.5 | 5.5 | 5.5 |
| 2 | 2 | 2 |
| 70 | 70 | 70 |
| 0.02 | 0.02 | 0.02 |
| 20 18 12 | 17 14.5 9 | 20 18 12 |
| CMOS | CMOS | CMOS |
| No | No | No |
| 50 | 50 | 50 |
| CMOS | CMOS | CMOS |
| HiRel Enhanced Product | Catalog | Automotive |
| -55 to 125 | -40 to 125 -40 to 85 | -40 to 125 |
| TSSOP | SO SOIC SSOP TSSOP TVSOP VQFN | SOIC TSSOP |
| 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) | 14SO: 80 mm2: 7.8 x 10.2(SO) 14SOIC: 52 mm2: 6 x 8.65(SOIC) 14SSOP: 48 mm2: 7.8 x 6.2(SSOP) 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) 14TVSOP: 23 mm2: 6.4 x 3.6(TVSOP) 14VQFN: 12 mm2: 3.5 x 3.5(VQFN) | 14SOIC: 52 mm2: 6 x 8.65(SOIC) 14TSSOP: 32 mm2: 6.4 x 5(TSSOP) |