和文件要求在vivado2019.2上严格正确执行，要求无报错。
能解决的大神请加QQ 2257993511，希望这两天解决。
2025-12-19 23:17:52
AMD Vivado 设计套件以文件和库的形式提供仿真模型。仿真库包含器件和 IP 的行为和时序模型。编译后的库可供多个设计项目使用。用户必须在设计仿真之前通过名为 compile_simlib 的实用程序编译这些文件，以便为目标仿真器编译仿真模型。
2025-12-12 15:08:35
4555 
AMD Vivado Design Suite 2025.2 版本现已发布，新增对 AMD Versal 自适应 SoC 的设计支持，包含新器件支持、QoR 功能及易用性增强。
2025-12-09 15:11:32722 Vivado2025.1配置MIG时出现报错
大家好，我是一名研一的学生，同时也是一名FPGA初学者，最近在使用vivado2025.1配置MIG的时候遇到了问题，具体问题如下：
我这个mig的配置
2025-12-07 11:43:41
根据书上说的编程FPGA的时候要选择Flash参数为Part n25q128-3.3v，但是我使用vivado 2018.2连上去选择flash的时候只有 Part n25q64-3.3v。
请问这是因为我的vivado有问题还是这个 Hbird-E203板使用的是n25q64-3.3v呢？
2025-11-11 06:48:10
Hi 各位，我在尝试使用Vivado 2018.2编译E203的mcs文件，遇到如下两个问题：
1. 按照书中步骤运行，执行完make mcs之后得到的mcs文件与git中预编译出来的mcs文件有
2025-11-11 06:04:55
大家好，我尝试用make bit生成bit文件，在vivado综合日志中出现很多模块has unconnected port，只是warning可以成功生成bit文件。在相关模块的例化文件中发现这些模块的对应port没有给出连接，想问下这些port是不必要并不影响模块的使用所以省略吗
2025-11-10 07:28:36
vivado中，怎么将e203内核源代码封装成ip核，并添加总线？
2025-11-10 07:22:49
本人用的板子是Xilinx的XC7A100TFGG484-2L，编译软件是vivado2017.4。目前比特流已经成功生成，我已经把其固化进了板子中。现在的我想在我固化后的板子里面装一个linux操作系统，应该如何做？
2025-11-07 07:32:38
报错就是not declare u_e203top_soc
2025-11-07 06:18:52
前提条件：
1）开发板是Digilent的ARTY A7-35T开发版，也就是《手把手教你设计CPU-RISC-V处理器》中介绍的那块板子
2）vivado安装正常，可以启动，跑make mcs
2025-11-07 06:05:07
本文利用NucleiStudio IDE 和 vivado 对 NICE demo协处理器进行软硬件联合仿真。
1. 下载demo_nice例程：https://github.com
2025-11-05 13:56:02
购买了HummingBird Evaluation kit，按照书本的指示，
（1）连接FPGA JTAG
（2）连接电源，并上电
（3）打开vivado，并进入Hardware manager，发现没有找到HummingBird Evaluation kit
可能的原因是什么？多谢！
2025-11-05 07:11:49
第一步 选择RTL文件
创建Vivado工程后，将e203_hbirdv2-masterrtle203下的所有Verilog文件加入工程；
此外还有fpgamcu200tsrc目录
2025-11-05 06:25:59
是Digilent的FPGA板卡，我们可以参考这个工程修改成我们的FPGA。依次执行以下命令。第二个直接使用“setup”可以打开vivado的gui查看整个工程。
make install CORE
2025-10-31 08:46:40
一、队伍介绍
本篇为蜂鸟E203系列分享第一篇。本篇介绍的内容是Hbirdv2在vivado2018.3上的仿真工作。
二、前言
仿真前，我们首先需要获得仿真需要的.verilog文件，我们
2025-10-31 08:43:38
;Run Behavioral Simulation之后，会出现如下图界面，此时，在Tcl Console中并没有出现仿真结果。
没有出现仿真结果的原因是没有给Vivado时间进行仿真，解决方法
2025-10-31 06:24:20
分享一代E203的vivado调试方法（windows/linux皆可）。比赛小队名：强强联合队。报名编号：CICC1316
1.新建vivado项目
此处注意勾选Do not specify
2025-10-31 06:14:34
970PRO 1TB和金士顿 A2000 500GB。
板级测试工程的搭建基于 Vivado2019.1， 使用 Vivado 将 NoP 逻辑加速引擎封装为用户自定义 IP， 封装后的 IP 如图
2025-10-30 18:10:35
vivado综合和实现完成后，在生成Bit文件时出现已知设计原理的DRC错误。下面图中的DRC LUTLP-1的loop错误是设计可接受的的。
且对仿真结果不影响，综合实现都通过，到生成
2025-10-30 07:42:10
vivado综合后时序为例主要是有两种原因导致：
1，太多的逻辑级
2，太高的扇出
分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
2025-10-30 06:58:47
在Windows操作系统下使用vivado将设计的电路烧写到MCU200T开发板上的FLASH中的方法。通过将硬件电路的比特流文件烧写到板载FLASH内，开发板上电时将自动地从FLASH中读取比特流
2025-10-29 08:21:12
我们在调BUG的过程中单纯利用引脚输出中间变量的方法可能比较困难，因此我们在实际的开发过程中使用了ILA内嵌式逻辑分析仪来进行内部信号的捕捉和观察。
1、在E203的 vivado工程中打开IP
2025-10-29 08:03:17
在移植E203到自己的Genesys2开发板时候遇到时序问题的常见原因
1.在vivado中，连接的管脚的信号一般都会自动添加OBUF或IBUF。
但是对于inout类型的接口，不会主动添加
2025-10-29 07:04:09
4节的第1、2小节，直至生成mcs文件。此处mcs文件将通过命令生成。此外，还可以通过vivado工具生成mcs文件，具体流程如下：
(1) 首先修改E203 hbird源码中的makefile文件
2025-10-29 06:57:46
4节的第1、2小节，直至生成mcs文件。此处mcs文件将通过命令生成。此外，还可以通过vivado工具生成mcs文件，具体流程如下：
(1) 首先修改E203 hbird源码中的makefile文件
2025-10-29 06:37:01
软件版本是vivado2020.1，开发板是MCU200T。由于习惯使用了Windows系统所以想在Windows上创建vivado项目进行开发。但是由于Makefile更适合Linux系统，所以
2025-10-28 07:19:22
烧录的介绍哦。但是ddr200t的板子有专用的JTAG烧写risc-v，Arty并没有。所以我们需要把FPGA比特流文件和C语言编译文件一起通过vivado的平台烧录至FPGA中。这就涉及到2个
2025-10-28 06:26:05
，这里介绍一种可以直接在windows环境下使用vivado生成system.bit和system.mcs文件的方法。
1.在windows环境安装vivado，准备好e203_hbirdv2工程
2025-10-27 08:25:28
在移植内核时，用VIVADO进行综合实现后会出现时序违例，如图：
虽然可以上板正常进行开发，但是还是想把这些违例解决下^_^
检查后，发现是 apb_adv_timer 这条路径报的违例，解决方式
2025-10-27 07:32:41
环境：Vivado2018.3、NucleiStudio_IDE_202102-win64
内容：Vivado仿真e203_hbirdv2跑whetstone跑分
以下提供可以在Vivado
2025-10-27 07:21:04
在windows环境下实现移植流程，因为板子是差分时钟，在最初移植的过程中时序报告一直出错，经过调整分频设置之后可以成功生成bit文件。本文章带大家完成vivado阶段所有工作，从源代码到生成bit
2025-10-27 07:16:17
设置中：
另外，自动纠错实际上还是用了仿真软件的工具，例如vivado、iverilog、modelsim等。下面介绍如何利用vivado的工具xvlog。
一般情况下，xvlog在vivado
2025-10-27 07:07:03
https://www.rvmcu.com/community-topic-id-386.html
以上链接为如何生成.verilog，并在VIVADO中生成波形的例子。我们在实践过程中，发现了两个
2025-10-27 06:41:49
由于开发板可能不能第一时间拿到手，而这时候我们要开始相关的工作，所以我们需要找到一种方法在没有开发板下能够推进进度，本文主要介绍在Vivado下进行drystone的仿真跑分。
创建一个Vivado
2025-10-27 06:35:08
主要有两个方法：
1、将itcm中的ram替换为vivado的bram ip核，通过ip核配置时，加载.verilog文件。
2、在/rtl/e203/general/sirv_sim_ram.v中
2025-10-27 06:04:31
Vivado移植过程
本次板级验证基于vivado.2020.02，完成工程建立，所用FPGA板型为：xc7a200tfbg484-2，主要挑几个上板易错点进行分享。
2.1 时钟和复位IP核添加
2025-10-24 13:50:43
在添加浮点运算单元时，可以引用开源的浮点运算器以简化所需工作任务压力。在此我们采用了FPnew这个开源工程，再次介绍一些如何将其导成vivado工程。
首先在github上下载fpnew工程文件
2025-10-24 11:08:41
主要内容是介绍一下如何解决将e203的rtl导入vivado后，报语法错误的问题。
二、分享内容
如图所示，导入源码后跑仿真，会报语法错误。
这是因为这些文件里面有用system verilog
2025-10-24 09:49:19
已有的vivado工程中将simulation文件加入sim_source：
将top.v加入，并设置到顶层：
修改tb_top.v文件（https://www.rvmcu.com
2025-10-24 09:39:56
由于开发板可能不能第一时间拿到手，而这时候我们要开始相关的工作，所以我们需要找到一种方法在没有开发板下能够推进进度，本文主要介绍在Vivado下进行drystone的仿真跑分。
创建一个Vivado
2025-10-24 07:36:49
我们在做参赛课题的过程中发现，上FPGA开发板跑系统时，有时需要添加vivado的ip核。但是vivado仿真比较慢，vcs也不能直接对添加了vivado ip核的soc系统进行仿真。在这种情况下
2025-10-24 07:28:03
在做vivado综合时和FPGA下载程序时，我们碰到以下问题，并找出了对应的解决方案。
1.could not open include file”e203_defines.v”问题
在做
2025-10-24 07:12:12
首先是在进行处理器优化时，需要观察信号波形debug，那么就需要使用nuclei studio编译相关benchmark，产生.verilog文件在vivado中跑testbench。对于如何编译
2025-10-24 07:08:39
Vivado浮点数IP核的握手信号
我们的设计方案中，FPU计算单元将收到的三条数据和使能信号同步发给20多个模块，同时只有一个模块被时钟使能，进行计算，但结果都会保留，发给数选。计算单元还需接受
2025-10-24 07:01:36
vivado仿真运行判断状态是否正确。
获取二进制代码
在Nucleistudio中打开相关项目的Properties，按路径打开C/C++ Build ->setting，找到
2025-10-24 06:46:36
vivado仿真运行判断状态是否正确。
获取二进制代码
在Nucleistudio中打开相关项目的Properties，按路径打开C/C++ Build ->setting，找到
2025-10-24 06:31:26
Vivado浮点数IP核的一些设置注意点
我们在vivado2018.3中使用了Floating-point(7.1)IP核，可以自定义其计算种类及多模式选择。有时多种计算可以用同一个IP核实
2025-10-24 06:25:22
Hardware Manager。
将板子与电脑通过数据线连接，这里使用的DDR200T开发板需要将数据线连接到FPGA_JTAG接口，打开开发板电源，在Vivado中选择Open Target-Auto
2025-10-23 08:28:02
承接上篇介绍如何生成bin文件的文章，首先打开vivado，点击open hardware manager
连接好板子后，点击open target -auto connect
然后右键点击
2025-10-23 07:42:44
编译完成后，我们会在工程目录下发现生成了.verilog文件，此即为我们仿真需用到的文件，可以将改文件复制保存在tb目录下
联合仿真
在我们前面创建的Vivado工程中添加仿真文件
2025-10-23 06:22:05
在搬运官方e203核的时候，会出现以下报错
此时我们需要改变文件格式
将其修改：
即可
2025-10-23 06:10:20
本帖欲分享如何在vivadoHLS中使用.TLite模型。在Vivado HLS中导入模型后，需要设置其输入和输出接口以与您的设计进行适配。
1. 在Vivado HLS项目中导入模型文件
可以
2025-10-22 06:29:32
如标题所示，我们分享如何在Vivado上仿真蜂鸟SOC，仿真NucleiStudio编译好的程序
具体步骤
1. 将蜂鸟soc移植到Vivado
只要将端口映射好，注意配置好时钟和bank
2025-10-21 11:08:55
这列出了定义板上可用的不同JTAG链。每个链都列在下面<jtag_chain>以及链的名称，以及定义名称和链中组件的位置。
2025-10-15 10:21:50454 
我自己画的底板，底板主要提供5V、接地以及JTAG连接器。但是插上XC7A35T的核心板后，vivado显示找不到target（vivado截图见图1）。图2-3是我的底板原理图，原理图和pcb文件在附件，求大佬指点迷津！！*附件：PCB_Project_1.rar
2025-10-13 16:05:54
我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Versal 自适应 SoC 开发板上使用 IP integrator 时，两种设计流程之间存在的差异。
2025-10-07 13:02:001944 
随着 AMD Spartan UltraScale+ 系列现已投入量产，解锁其功能集的最快途径便是采用最新 AMD Vivado 工具版本（ 2025.1 或更高版本）和全新操作指南资源。该集
2025-09-23 09:15:551390 
进行一个简单的读写操作。简单示范一下雷龙SDNAND的使用用途。创建新的Vivado工程并命名为“rw_sd”，根据开发板型号选择相应的芯片型号。工程创建完成后创建
2025-09-22 14:30:15396 
许多硬件问题只有在整个集成系统实时运行的过程中才会显现出来。AMD Vivado ChipScope 提供了一套完整的调试流程，可在系统运行期间最大限度提升对可编程逻辑的观测能力，助力设计调试。
2025-09-05 17:08:411023 利用vivado进行设计xilinx FPGA时，写完设计代码和仿真代码后，点击run simulation（启动modelsim进行仿真）。
2025-08-30 14:22:171157 
Cortex A72 (QEMU) 上运行的固件进行仿真，该固件会访问当前 AMD Vivado Design Suite 仿真中正在进行仿真的 PL 中的 IP。本文将使用 Versal VCK190 和 Vivado 2024.2 来生成仿真环境。
2025-08-06 17:21:251804 
在使用 AMD Vivado Design Suite 对开发板（Evaluation Board）进行 FPGA 开发时，我们通常希望在创建工程时直接选择开发板，这样 Vivado 能够自动配置
2025-07-15 10:19:431521 
最近我们分享了开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE）和开发者分享｜AMD Vitis HLS 系列 2：AMD
2025-07-02 10:55:321260 
turbo 译码器IP核没有输出，不知道哪里出了问题，有经验的小伙伴帮忙看看啊
搭建了turbo 译码器IP核测试工程，用Matlab产生的数据源，调用turbo编码器生成编码数据，将编码后的数据给turbo译码器IP核，控制接口配置了flush、standard、size，输入接口送的是编码后量化的数据，因为编码输出的是1bit（0或1），量化为5位有符号数，小数部分配0，对应fix8_3，last和最后一位输入数据对齐，等s_axis_data_tready拉高以后输入数据。
译码器输出的m_axis_debug_tdata有输出，但不知道都代表哪些信息，m_axis_hstat_tdatah和m_axis_hdata_tdata都没有输出，不知道是哪里有问题，请有经验的友友帮忙看一下。
2025-06-23 17:39:24
这篇文章在开发者分享｜AMD Vitis HLS 系列 1 - AMD Vivado IP 流程（Vitis 传统 IDE） 的基础上撰写，但使用的是 AMD Vitis Unified IDE，而不是之前传统版本的 Vitis HLS。
2025-06-20 10:06:152067 
AMD Vivado Design Suite 2025.1 现已推出，支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这一最新版本还新增了多项功能，可显著提升 Versal SSIT 器件的 FMAX 值，并对所有系列产品在 IP 集成和功能验证方面的易用性进行了改进。
2025-06-16 15:16:041342 本文逐步演示了如何使用 AMD Vitis HLS 来创建一个 HLS IP，通过 AXI4 接口从存储器读取数据、执行简单的数学运算，然后将数据写回存储器。接着会在 AMD Vivado Design Suite 设计中使用此 HLS IP，并使用嵌入式 Vitis 应用控制此 HLS IP。
2025-06-13 09:50:111447 
在Vivado中，VIO（Virtual Input/Output）是一种用于调试和测试FPGA设计的IP核，它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器，从而检查设计的运行状态并修改其行为。VIO IP核提供了一个简单易用的接口，使得用户可以轻松地与FPGA内部寄存器进行交互。
2025-06-09 09:32:063371 
本文讲述了如何使用 One Spin 检查 AMD Vivado Design Suite Synth 的结果（以 Vivado 2024.2 为例）。
2025-05-19 14:22:261111 
传统上，使用门控时钟是 ASIC 设计中降低系统功耗的常见方法。通过门控时钟，可在非必要时阻止整组寄存器的状态转换。
2025-05-14 09:05:242074 
大家好，
我已经尝试过 AN65974 指南 pdf 并下载了 fpga rtl vhdl 文件夹的示例。 我做了一些配置，例如输入图像和相关信号。 在 vivado 2018.2 中进行仿真
2025-05-12 06:58:25
设计、编译、交付，轻松搞定。更快更高效。 Vivado 设计套件提供经过优化的设计流程，让传统 FPGA 开发人员能够加快完成 Versal 自适应 SoC 设计。 面向硬件开发人员的精简设计流程
2025-05-07 15:15:091170 
Architectural Configuration选择为并行模式，具有单周期数据吞吐量和较大的硅面积。具有并行结构配置的CORDIC核使用移位相加子级数组并行实现这些移位相加操作。该并形电路的实现规模与（内部精度 * 迭代次数）成正比。
2025-05-03 18:16:001393 
下面是调用的DDR3模块的，模块的倒数第二行是，模块的时钟输入，时钟源来自PLL产生的系统时钟的倍频。
2025-05-03 10:21:001339 
大家好，欢迎来到至芯科技FPGA炼狱营地，准备开启我们的伟大征程！正所谓“兵马未动，粮草先行”，战前的准备自是必不可少，在FPGA的漫漫沙场，我们何以入场，何以取胜呢？在这里我们为各位战友准备了vivado 2018.3的使用教程。
2025-04-30 14:14:183068 
Vivado中时序分析工具默认会分析设计中所有时钟相关的时序路径，除非时序约束中设置了时钟组或false路径。使用set_clock_groups命令可以使时序分析工具不分析时钟组中时钟的时序路径，使用set_false_path约束则会双向忽略时钟间的时序路径
2025-04-23 09:50:281079 
求助各位大佬，蜂鸟N203移植到xilinx ZCU104板子上，用JTAG调试的时候出现这样的错误
在vivado里面跟JTAG有关的约束如下：
在调试的时候，用的是Nuclei官方的调试器
2025-04-17 06:33:29
为了尽快把新产品推向市场，数字系统的设计者需要考虑如何加速设计开发的周期。设计加速主要可以从“设计的重用”和“抽象层级的提升”这两个方面来考虑。Xilinx 推出的 Vivado HLS 工具可以
2025-04-16 10:43:121432 
Vivado的时序约束是保存在xdc文件中，添加或创建设计的工程源文件后，需要创建xdc文件设置时序约束。时序约束文件可以直接创建或添加已存在的约束文件，创建约束文件有两种方式：Constraints Wizard和Edit Timing Constraints，在综合后或实现后都可以进行创建。
2025-03-24 09:44:174561 
求助各位大佬，蜂鸟N203移植到xilinx ZCU104板子上，用JTAG调试的时候出现这样的错误
在vivado里面跟JTAG有关的约束如下：
在调试的时候，用的是Nuclei官方的调试器
2025-03-07 16:46:40
e203自定义指令硬件模块设计，修改内核，综合没错误，软件也修改工具链通过并产生verilog文件，但在vivado硬件里自定义指令识别为非法指令怎么解决
2025-03-07 07:34:21
Xilinx的FIR IP核属于收费IP，但是不需要像 Quartus那样通过修改license文件来破解。如果是个人学习，现在网络上流传的license破解文件在破解Vivado的同时也破解
2025-03-01 14:44:192709 
本文使用 DDS 生成三个信号，并在 Vivado 中实现低通滤波器。低通滤波器将滤除相关信号。
2025-03-01 14:31:372585 
本文档涵盖了如何驱动 AMD Vivado Design Suite 来分析和改善您的设计。
2025-02-19 11:22:26989 
1、计算机、微电子、电子工程等相关专业硕士；
2、熟悉数字集成电路基本原理、设计技巧、设计流程及相关EDA工具；
3、精通Verilog语言，熟悉AMBA协议；
4、有FPGA开发或SOC设计经验优先；
5、具有较强的独立工作能力、良好的团队合作精神。
2025-02-11 18:03:44
在 AMD Vivado Design Suite 2024.2 版本中，Advanced Flow 自动为所有 AMD Versal 自适应 SoC 器件启用。请注意，Advanced Flow
2025-01-23 09:33:321440 
在最新发布的 AMD Vivado Design Suite 2024.2 中，引入的新特性之一是启用了仅适用于 AMD Versal 自适应 SoC 器件的 Advanced Flow 布局布线
2025-01-17 10:09:271251 
电子发烧友网站提供《Vivado Design Suite用户指南: 设计分析与收敛技巧.pdf》资料免费下载
2025-01-15 15:28:44
2 电子发烧友网站提供《Vivado Design Suite用户指南:逻辑仿真.pdf》资料免费下载
2025-01-15 15:25:580 Vivado Tcl零基础入门与案例实战-高亚军编写
2025-01-14 11:13:49
硬件：
一 米尔-Xilinx XC7A100T FPG
二 12V电源适配器
三 下载器
四 win10笔记本
软件：
一 Vivado （指导手册有详细的安装下载流程）
二 官方示例工程
这个
2025-01-12 10:10:40
硬件：
一Xilinx XC7A100T FPGA开发板
二12V电源适配器
三下载器
四 win10笔记本
软件：
一Vivado （指导手册有详细的安装下载流程）
二官方按键示例工程
按键示例
2025-01-09 16:08:51
一 傅里叶变换FFT 想必大家对傅里叶老人家都不陌生了，网上也有这方面的很多资料。通过FFT将时域信号转换到频域，从而对一些在时域上难以分析的信号在频域上进行处理。在这里，我们需要注意采样频率、FFT采样点数这两个参数： 根据奈奎斯特采样定理，采样频率需大于信号频率的两倍； FFT采样点数，代表对信号在频域的采样数； 采样频率Fs和采样点数N决定了信号的频域分辨力，即分辨力=Fs/N，即N越大，频域分辨力越好，反之频域分辨力越差。 二
2025-01-08 11:33:443264 
电子发烧友App
工商网监
评论