“超级”异构系统将为AI海量计算创造出更多的灵活性

1965年，戈登-摩尔(Gordon Moore)提出摩尔定律，即当价格不变时，集成电路上可容纳的晶体管数目，约每隔12个月便会增加一倍，性能也将提升一倍。十年后的1975年，由于集成电路产业日趋成熟，摩尔修正了翻倍时间，即每隔24个月集成晶体管数目翻倍，这一定律在其诞生后的几十年时间里，一直是半导体行业可以信赖和依靠的预测模型或发展规律。

但随着芯片尺寸和制程工艺不断缩小，半导体制造也正面临越来越严峻的挑战，目前晶体管数量翻倍速度已经延缓至30个月左右。于是，很多人就会禁不住怀疑，摩尔定律是否还能延续，甚至还有更激进的想法则是，摩尔定律已死。

不管摩尔定律会不会最终失效，但目前就有一项技术，或许能帮助延续摩尔定律，即Chiplets。

什么是Chiplets呢?Chiplets也就是“小芯片”或“芯粒”，它将复杂功能进行分解，然后开发出多种具有单一特定功能，可互相进行模块化组装的“小芯片”，它也是一个功能性电路块，并具有可重复使用的IP区块。不过由于对集成技术和IP质量的高要求，chiplet技术的标准、良率等都是需要攻克的难题。

由于chiplet还是一个新生事物，全球掌握该项技术的也仅几大领先的芯片巨头；而在国内，仅IP独角兽企业芯动科技推出了国产标准的INNOLINK Chiplet自主技术。

简单来说，chiplet技术就是像搭积木一样，把一些预先生产好的能实现特定功能的芯片裸片(die)通过先进的集成技术(比如3D integration等)集成封装在一起，形成一个系统芯片(SoC)。从这个意义上来说，chiplet就是一个新的IP复用模式。未来，以chiplet模式集成的芯片会是一个“超级”异构系统，可以为AI计算带来更多的灵活性和新的机会。

由于基于chiplet的模块化设计方法用先进封装的方式将不同功能“芯片模块”封装在一起，可以跳过流片快速定制出一个符合应用需求的芯片，芯片的交付过程也被进一步加快。例如通过复用芯动科技的国产INNOLINK Chiplet技术，能够快速便捷地实现多die、多芯片之间的互连，有效简化了设计流程。

未来，在芯片设计中，产品的功能、成本与上市时间等是主要因素。如果你想把所有东西都集成在一个芯片上，会导致芯片面积大、研发周期长；如果你想使用先进的制造工艺，则成本会更高而chiplet将会是应对这一矛盾的快速解决方案，能够在提高芯片性能的同时控制面积、成本。更为重要的是，未来许多器件使用的材料也并非一定是硅材料，有可能是锗、III-V族、碳化硅等，这就需要通过chiplet把一个复杂的芯片分解成若干个子系统，最后再封装为一体。通俗说就是“异质集成”，或者叫“异构集成”。因此，chiplet将是近期半导体业在后摩尔定律的重要方向之一。

fqj