0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。

如何使用gprof对软件做profiling (一)

Xilinx推出的Zynq-7000系列芯片很好的解决了这一问题。它内含硬化好的CPU核和常见的外设(DRAM控制器,千兆以太网,USB 2.0 OTG,SD card控制器,FLASH控制器,UART,CAN,SPI,I2C等等 ),这一部分被称...

2017-11-18 标签:FPGA 2998

如何设计用于插值和抽取的IIR滤波器

如何设计用于插值和抽取的IIR滤波器

在占用极低资源的情况下轻松创建适合在DSP48E1Slice或逻辑中实现的高阶多相IIR滤波器。 作者:David Wheeler博士 EnSilica公司技术总监 david.wheeler@ensilica.com 设计人员常常为自己的应用选择有限脉冲响...

2017-11-18 标签:IIR滤波器 9540

手把手课堂:在Zynq SoC上实现模拟混合信号

在Zynq SoC内部使用XADC可以极大提高系统集成度,而且实现起来非常简单直观。赛灵思Zynq®-7000 All Programmable SoC配套提供一个带有2个12位模数转换器(ADC)的XADC模块。这两个ADC的采样率可高达每秒百...

2017-11-18 标签:模拟信号RS232 3986

未扩展时钟揭秘

时钟扩展对使用赛灵思Vivado设计套件的工程师来说是一个很大的挑战,但不是一个不可逾越的障碍。随着越来越多的赛灵思用户开始使用Vivado®设计套件,部分用户对未扩展时钟表示困惑。那么...

2017-11-18 标签:时钟Vivado 1062

用Zynq SoC实现Red Pitaya开源仪器

最新Red Pitaya计划有助于从一个平台轻松、低成本地开发出众多不同版本的仪器。在电子工业的早期,示波器、信号发生器等测试测量设备功能固定,只能执行少量明确的任务。过去数十年里,...

2017-11-18 标签:FPGAZynq 5551

Zynq SoC构建LTE小型蜂窝基站的设计基础

Zynq SoC构建LTE小型蜂窝基站的设计基础

Zynq SoC的高性能可编程逻辑和ARM处理器可让客户打造出能够满足当前及新一代无线设备不断提高的传输带宽需求的设计方案。设计团队可在Zynq SoC的处理系统中实现协议栈,并观察其运行情况。...

2017-11-18 标签:dspFPGAZynq 2117

采用Xilinx Zynq SoC 为云计算提速

采用Xilinx Zynq SoC 为云计算提速

流视频、社交网络和云计算等新兴Web应用亟需能容纳数千台服务器的仓库规模的数据中心。在数据中心和其它计算机集群中,用于处理大数据集的主要编程框架之一即为MapReduce框架。MapReduce是一...

2017-11-18 标签:云计算Zynq 1255

Virtex-7 FPGA Gen3 Integrated Block 的 TAG 管理

Virtex-7 FPGA Gen3 Integrated Block 的 TAG 管理

在 PCIE 系统里面,TAG 管理是一个重要的问题。用户逻辑依赖于 TAG 来定位 completion对应于哪个 Non-Posted 事务。所以,每个发出的 Non-Posted 操作必须有自己的单独的 TAG。在XILINX的Virtex-7 FPGA Gen3 I...

2017-11-18 标签:FPGA 1990

Virtex-7 FPGA Gen3 Integrated Block Completion timeout 机制详解

Virtex-7 FPGA Gen3 Integrated Block Completion timeout 机制详解

任何一种 split 交易协议都存在 Requesters 得不到期望的 Completion 的风险。为了允许 Requesters 使用一种标准方式从这种情况下恢复,规定了 Completion timeout机制。 PCIE 规范规定发出需要 Completions 的...

2017-11-18 标签:FPGA 2842

Xilinx UltraFast设计方法概述与指南

Xilinx UltraFast设计方法概述与指南

Vivado设计套件新增手把手的方法,确保可预测且可重复设计的结果。 过去40年来,IC工艺技术飞速发展,带动电子企业推出丰富的产品,让当今的人们乐享其中。然而芯片工艺技术的发展对电子...

2017-11-18 标签:Xilinx 2528

基于XC2VP30的双核处理器嵌入式系统的构建与实现

基于Xilinx 的Virtex-II Pro开发板实现了双核嵌入式系统构建,具有共享存储器及共享串口输出的特性。主要给出了双核系统的构建方法及原理,共享串口的输出验证了双核系统的可行性。随着信息...

2017-11-18 标签:嵌入式xc2vp30 2025

基于FPGA的高帧频面阵CCD驱动控制设计

基于FPGA的高帧频面阵CCD驱动控制设计

针对面阵CCD KAI-1020 在高帧频工作模式下的驱动要求,以FPGA 作为控制单元及时序发生器,完成CCD 高帧频工作模式下的硬件及软件设计,仿真验证了驱动时序的正确性,完成了硬件电路的调试与...

2017-11-18 标签:FPGACCD 2720

基于89c54的远程动态可重构技术原理及实现方法

提出了一种FPGA 远程动态重构的方法,结合FPGA动态重构技术和GSM通信技术来实现。利用GSM技术实现配置数据的无线传输,在单片机控制下将数据存储于CF卡中。在内嵌硬核微处理器PowerPC405控制下...

2017-11-18 标签:FPGA 1867

一种基于FPGA嵌入式系统的雷达信号模拟器的实现

一种基于FPGA嵌入式系统的雷达信号模拟器的实现

提出了一种基于FPGA的雷达回波实时模拟器的实现方法。该模拟器采用cPCI 标准总线,以FPGA 为核心计算单元,配有高速数模、模数转换模块,可实现雷达回波信号实时在线注入模拟。该模拟器可...

2017-11-18 标签:FPGAadc08d1500ad9736 3339

基于FPGA的线性调频雷达各体制信号源的设计与实现

介绍了直接数字频率合成(DDS)的基本原理,并基于Xilinx公司的FPGA设计出产生连续波、重频参差抖动、频率捷变、线性调频以及二相编码等雷达信号的系统方案。实验结果表明,该设计灵活且...

2017-11-18 标签:DDSPCI9054AD9737A 7899

高速高精度的数据采集系统的设计与实现

高速高精度的数据采集系统的设计与实现

设计了基于FPGA与ARM 芯片的数据采集系统,FPGA 负责控制A/D转换器,保证了采样精度与处理速度,ARM负责逻辑控制及与上位机交互的实现,并将采集到的数据通过USB高速上传至主机进行实时处理...

2017-11-18 标签:FPGAARM 4973

一种基于FPGA的SDRAM设计与逻辑时序分析

一种基于FPGA的SDRAM设计与逻辑时序分析

由于同步动态随机存储器SDRAM内部结构原因导致其控制逻辑比较复杂。现场可编程逻辑门阵列FPGA作为一种半定制电路具有速度快、内部资源丰富、可重构等优点。本文设计了一种基于FPGA的SDRA...

2017-11-18 标签:FPGASDRAM 2480

基于Zedboard FPGA的VGA图像信号采集系统的设计

根据VGA(Video Graphic Array)的原理,采用VHDL硬件描述语言,设计了一种基于Zedboard FPGA板卡的图像显示方案。实验结果表明,在FPGA实现图片显示,达到了预期的效果,依据该原理,可以实现图像的采...

2017-11-18 标签:FPGAVGA 2567

基于FPGA的16位堆栈处理器的设计

设计了一款面向嵌入式控制领域的16位堆栈处理器,该处理器包含两个堆栈:执行数学表达式的数据堆栈和支持子程序调用的返回堆栈,其指令集含35条堆栈指令.详细给出了该堆栈处理器的体...

2017-11-18 标签:FPGA嵌入式 3951

FPGA信号截位策略研究

FPGA信号截位策略研究

在FPGA中,随着信号处理的层次加深,对信号进行乘、累加、滤波等运算后,可能输入时仅为8位位宽的信号会扩展成几十位位宽,位宽越宽,占用的硬件资源就越多,但位宽超过一定范围后,位...

2017-11-18 标签:FPGAmatlab 2269

基于多DSP与FPGA的实时图像处理系统设计

基于多DSP与FPGA的实时图像处理系统设计

为解决高速数字图像处理系统和实时性相冲突的要求,设计了以多DSP(数字信号处理器TMS320C6416)和现场可编程门阵列(FPGA)相结合的实时图像处理系统。重点介绍了该系统的硬件资源选择、基...

2017-11-18 标签:dspTMS320C6416 4649

基于FPGA的视觉导航小车设计与实现

基于FPGA的视觉导航小车设计与实现

视觉导航作为新兴起的技术,受众多研究者的青睐.设计了以现场可编程门列阵(FPGA)为控制核心的自主导航小车,采用一种新颖的自适应路径识别算法实现路径的识别与提取,并结合圆弧路...

2017-11-18 标签:FPGAOV7620 4945

基于FPGA的多速率卷积编码器的设计

基于FPGA的多速率卷积编码器的设计

在L波段数字航空通信系统(L-DACS1 )中,不同类型的数据采用不同速率传输,为了降低信道的噪声和畸变与多普勒频移的影响,采用具有良好差错控制能力的多速率卷积编码进行信道纠错。通过利用...

2017-11-18 标签:FPGA编码器 1754

基于FPGA处理器的C编译指令

基于FPGA处理器的C编译指令

通常基于传统处理器的C是串行执行,本文介绍Xilinx Vivado-HLS基于FPGA与传统处理器对C编译比较,差别。对传统软件工程师看来C是串行执行,本文将有助于软件工程师理解Vviado-HLS基于Xilinx FPGA对C的...

2017-11-18 标签:FPGAC语言 2992

光开关模块控制电路工作时序的FPGA实现方法

光开关模块控制电路工作时序的FPGA实现方法

本文提出一种光开关模块控制电路的FPGA设计方法。通过硬件设置通道,由FPGA 读入通道信息后对其进行译码,并送到光开关的驱动电路。光开关通道切换成功标志信息由光开关反馈回的状态信号...

2017-11-18 标签:FPGA控制电路 4639

一种基于FPGA的数字秒表设计方法

文中介绍了一种基于FPGA的数字秒表设计方法。采用VHDL硬件描述语言,运用ModelSim等EDA仿真工具。该设计具有外围电路少、集成度高、可靠性强等优点。最后经实验验证,该数字秒表计时准确,...

2017-11-18 标签:FPGA数字集成电路 10567

基于SERDES时钟的频率跟随的设计

基于SERDES时钟的频率跟随的设计

在很多无线或者有线的系统应用中,都需要器件的接收端能够和链路的发送端的频率做跟随。通常的实现方案都是通过将SERDES的恢复时钟引到芯片外部,然后通过一个cleanup PLL过滤抖动,然后同...

2017-11-18 标签:时钟SerDes 7958

基于FPGA的光栅解调系统的设计

基于FPGA的光栅解调系统的设计

光纤光栅的传感信息是采用波长编码的方式进行的,解调的关键就是把传感信息从波长编码中完整地解调出来。文中介绍的光栅解调系统采用F-P滤波器对ASE光源进行扫描;采用FPGA作为控制核心...

2017-11-18 标签:FPGA以太网 3752

通过云计算分析Virtex-6设计的实现选项和用户约束

通过云计算分析Virtex-6设计的实现选项和用户约束

随着FPGA器件尺寸的增大及其内部设计密度的提高,时序收敛面临着前所未有的挑战。由于各种实现工具都竞相满足这种更高复杂性需求,把不同的实现转入量产时间越来越长。为了加快速度,...

2017-11-18 标签:FPGA云计算 738

快速高效的实现浮点复数矩阵分解

快速高效的实现浮点复数矩阵分解

浮点具有更大的数据动态范围,从而在很多算法中只需要一种数据类型的优势。本文介绍如何使用Vivado HLS实现浮点复数矩阵分解。使用HLS可以快速,高效地实现各种矩阵分解算法,极大地提高...

2017-11-18 标签:FPGAHLS 1263

编辑推荐厂商产品技术软件/工具OS/语言教程专题