0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。
智慧医疗变革 AI加持实现更快速准确的判断 医学影像的未来方向

智慧医疗变革 AI加持实现更快速准确的判断 医学影像的未来方向

新冠疫情已基本宣告结束,但其给医疗系统带来的巨大冲击,仍值得我们深思。除了这种大规模突发性传染病带来的意外影响外,医疗系统还面临着整个人类社会长期人口老龄化带来的就诊量增...

2023-05-11 标签:XilinxAIMRI智慧医疗贸泽电子 1255

软件与硬件平台

软件与硬件平台

在FPGA开发过程中,如果我们把bit文件下载到FPGA中,那么当FPGA掉电以后,bit文件就丢失,再次上电的时候,代码就不会运行了。如果想掉电以后,代码还可以运行,那么必须把编译好的文件下载...

2023-05-09 标签:FPGA代码编译 7818

FPGA无限通信技巧—位交织

FPGA无限通信技巧—位交织

 QAM调制技术用两路独立的基带信号对频率相同、相位正交的两个载波进行调幅,并将已调信号加在一起进行传输。nQAM代表n个状态的正交调幅,一般有二进制(4QAM)、四进制(16QAM)、八进制(64QA...

2023-05-06 标签:FPGA逻辑电路二进制 1443

FPGA设计中大位宽、高时钟频率时序问题调试经验总结

FPGA设计中大位宽、高时钟频率时序问题调试经验总结

时钟周期约束:用户需要将设计中的所有时钟进行约束后,综合器才能进行合理的静态时序分析。一个设计中的时钟主要分为两类:主时钟和生成时钟。主时钟包括由全局时钟引脚接入的时钟、...

2023-05-06 标签:FPGA收发器Vivado 3197

高云半导体亮相硅谷SOC-IP 2023

高云半导体亮相硅谷SOC-IP 2023

高云半导体亮相硅谷SOC-IP 2023年度展会。SOC-IP展会是一个年度性质的展览会,汇聚了来自全球的SOC设计公司、IP供应商、EDA工具公司、嵌入式系统设计公司等专业领域的参展商,展示他们的最新...

2023-04-28 标签:FPGA硅谷高云半导体 2801

FPGA工作原理及应用

每个FPGA制造商都有其独特的架构规范。关键组件、原则和功能包括: 1.可配置的逻辑块 现场可编程门阵列的基本构建模块是CLB。它是一个逻辑单元,可以设置或编程以执行特定任务。...

2023-04-26 标签:FPGA编程逻辑CLB 2045

SRIO IP核的三层协议的作用解析

SRIO IP核的三层协议的作用解析

SRIO这种高速串口复杂就复杂在它的协议上,三层协议:逻辑层,传输层以及物理层。 数据手册会说这三层协议是干什么的呢?也就是分工(【FPGA】SRIO IP核系统总览以及端口介绍(一)(U...

2023-04-25 标签:FPGAIPsRIO端口 2451

FPGA上可以用一个比较器实现ADC的功能?2

多数FPGA芯片上没有ADC的功能,而一些应用则需要用到ADC对一些模拟信号,比如直流电压等进行量化,有没有特别简单、低成本的实现方法呢?...

2023-04-25 标签:FPGA芯片adc 1526

FPGA上可以用一个比较器实现ADC的功能?1

FPGA上可以用一个比较器实现ADC的功能?1

多数FPGA芯片上没有ADC的功能,而一些应用则需要用到ADC对一些模拟信号,比如直流电压等进行量化,有没有特别简单、低成本的实现方法呢?...

2023-04-25 标签:FPGA芯片adc 5299

简述FPGA原型验证系统中复制功能模块的作用

简述FPGA原型验证系统中复制功能模块的作用

在进行FPGA原型验证的过程中,当要把大型的SoC进行FPGA原型验证时,有时候会遇到一种情况,同样的接口分两组出去到不同的模块,而这两个模块规模较大,又需要分割在两片FPGA中,这时候就会...

2023-04-25 标签:FPGAIOsoc 2426

FPGA与处理器技术的的应用领域

对更高性能和功耗的无穷无尽的需求促使FPGA供应商将越来越多的固定功能IP集成到他们的产品中。虽然stalwart可能认为这是对FPGA技术优势的侵蚀,但实际上它提供了对逻辑结构中难以实现或难以...

2023-04-25 标签:处理器FPGA收发器soc 1082

万能芯片之FPGA详解

FPGA是在PAL(可编程逻辑阵列)、GAL(通用阵列逻辑)、CPLD(复杂可编程逻辑器件)等传统逻辑电路和门阵列的基础上进一步发展的产物。它利用计算机辅助设计,绘制出实现用户要求的原理图、编辑布...

2023-04-20 标签:FPGA芯片存储器 5213

FPGA掀起新一轮卡位战?

虽然市场体量增长趋于乐观,但是经过40多年的发展,FPGA的全球竞争格局已经相当稳定。目前全球 FPGA主要供应商包括AMD(Xilinx)、Intel(Altera)、Lattice和Microchip(Microsemi)等,2021年这四家行业...

2023-04-19 标签:FPGAasicSoC设计 1960

基于FPGA实现FIR数字滤波电路的设计及应用

基于FPGA实现FIR数字滤波电路的设计及应用

车辆在动态称重时,作用在平台上的力除真实轴重外,还有许多因素产生的干扰力,如:车速、车辆自身谐振、路面激励、轮胎驱动力等,给动态称重实现高 测量造成很大困难。...

2023-04-15 标签:FPGA滤波电路数字滤波电路FIR滤波AD1674 3223

废旧零件组装20米段短波接收器有啥不同

传统的模拟电台有一个本地振荡器,它与来自天线的信号混合,振荡器和所需信号之间的差值的中频从结果中过滤并放大。旧接收机上的振荡器会使用自由运行的调谐电路,而较新的设备可能会...

2023-04-13 标签:FPGA振荡器接收器 1330

国产化浪潮中的国产FPGA

就国内市场来说,近几年FPGA市场也在持续扩大增长,2021年国内FPGA芯片市场为176.8亿元,2016-2021年的年均复合增长率约为23.1%,远高于同期海外FPGA市场的增长率。...

2023-04-12 标签:FPGA芯片先进技术 8170

A/X家FPGA架构及资源评估

基本逻辑单元LAB包含10xALM,ALM全程为Adaptive Logic Module,具有8输入和2输出,一个ALM可以配置成不同的LUT组合,比如2个单独LUT4、单独LUT5+LUT3、共享一个输入的LUT5+LUT4等等。ALM相比单独的LUT4架构显然...

2023-04-10 标签:FPGA架构加密算法 3310

FPGA零基础学习之Vivado-数码管驱动设计实验

系统性的掌握技术开发以及相关要求,对个人就业以及职业发展都有着潜在的帮助,希望对大家有所帮助。本次带来Vivado系列,本篇为数码管驱动设计实验。话不多说,上货。...

2023-04-09 标签:FPGA数码管数字电路 2749

FPGA中有限状态机的状态编码采用格雷码还是独热码?

有限状态机是由寄存器组和组合逻辑构成的硬件时序电路,其状态(即由寄存器组的1和0的组合状态所构成的有限个状态)只可能在同一时钟跳变沿的情况下才能从一个状态转向另一个状态,究...

2023-04-07 标签:FPGA寄存器输出信号 2663

FPGA有哪些优质的带源码的IP开源网站?

FPGA有哪些优质的带源码的IP开源网站?

FPGA 项目使用一种称为 Verilog 的语言,您需要学习它才能理解项目。但是通过此处显示的示例以及其他可用的在线资源,这并不太难。...

2023-04-06 标签:FPGAIPVerilog 1634

基于FPGA实现分离用软件的图像处理系统设计

灰度直方图统计直方图是图像的灰度分布统计的一种表示方法,统计目标图像中各个灰度点的像素个数,很多对于图像的调整算法都是基于此进行的;如何基于FPGA进行统计呢?1)由于是统计图...

2023-04-04 标签:dspFPGAcpu图像处理图像分割 1861

PYNQ经典项目分享:可重配置IO

上图为工程项目示意图。通过软硬件划分,在PS端中负责Linux和通信,PL端例化了6个PR(Partitial Reconfiguration)块。每个块中有GPIO、uart和IIC等几种不同的RM(Reconfiguration Module)...

2023-04-03 标签:FPGAAPIPYNQ 1706

FPGA有哪些优质的带源码的IP开源网站?

Opencores是一个开源的数字电路设计社区,它提供了免费的开源IP(知识产权)核心,让工程师和爱好者们可以使用这些IP核心来构建自己的数字电路设计。Opencores的IP核心包括处理器、总线接口、...

2023-04-03 标签:FPGAVerilogHDL 2503

几方面简单说明一下:EDA、IP、编译速速、生态

尤其是在使用逻辑分析仪时候,会重新生成新的二进制文件(新的文件名),而上图的文件位置并不会更新成新的文件,需要重新选择,这两点很容易让你下载到FPGA的目标文件和生成的文件并...

2023-04-03 标签:FPGA寄存器eda 1854

LVDS高速ADC接口, xilinx FPGA实现

使用的AD芯片是ADI的AD9653,125M16bit高精度高速ADC,用到的采样速率是80M。其SPI配置会单独开一篇来讲,SPI配置里面有个大坑,本来以为调好了的,后来又发现了问题,调了三天才定位到问题在哪...

2023-04-03 标签:FPGAlvdsAD芯片 8174

ASIC芯片分类及特点分析

在集成电路界ASIC被认为是一种为专门目的而设计的集成电路,是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。ASIC的特点是面向特定用户的需求,ASIC在批量生产时与通用集...

2023-03-31 标签:集成电路asic电子系统 3150

在FPGA上实现一个模块,求32个输入中的最大值和次大值

从算法本身来看,找最大值和次大值的过程很简单;通过两次遍历:第一次求最大值,第二次求次大值; 算法复杂度是O(2n)。FPGA显然不可能在一个周期内完成如此复杂的操作,一般需要流水设计...

2023-03-31 标签:FPGA模块寄存器机器学习 1648

FPGA应用的电源模块的选择案例

现场可编程门阵列 (FPGA) 是许多原型和中小批量产品的核心。FPGA 的主要优势是开发过程中的灵活性、简单的升级路径、更快的上市时间和相对较低的成本。一个关键的缺点是复杂性,FPGA 通...

2023-03-30 标签:FPGA开关稳压器线性稳压器Altera电源模块 2631

时序分析是FPGA设计中永恒的话题

时钟的时序特性主要分为抖动(Jitter)、偏移(Skew)、占空比失真(Duty Cycle Distortion)3点。对于低速设计,基本不用考虑这些特征;对于高速设计,由于时钟本身的原因造成的时序问题很普遍,因此必须...

2023-03-30 标签:FPGA时钟时序分析 1147

基于XILINX FPGA的硬件设计总结之PCIE硬件设计避坑

一个GT Quad由四个GT车道组成。为PCIe IP选择GT Quads时,Xilinx建议您在最靠近PCIe硬块的地方使用GT Quad。虽然这不是必要时,它将改善设计的位置,路线和时间。...

2023-03-30 标签:FPGA封装硬件设计 4836

编辑推荐厂商产品技术软件/工具OS/语言教程专题