0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

解决晶圆级封装难题的新方案

h1654155971.8456 来源:YXQ 2019-04-17 14:28 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

如今,人们对先进封装所面临的挑战已充分了解。然而,在薄化的器件芯片被封装之前,就在晶圆级克服这些挑战可以进一步增加价值和性能,同时降低拥有成本。

这些新材料已展示出超越其他现有解决方案的更出色性能,我们将结合示例,探讨受益于使用经新技术制造的芯片的应用。

概述

更好的系统性能和功能、更低的功耗以及更小的外形尺寸是驱动当今封装技术需要的主要因素。

广泛用于大规模生产的晶圆级封装 (WLP) 技术目前主要用于制造消费类产品,如智能手机、平板电脑和其他手持设备等。

许多封装平台正在部署,以便能够实现更高性能的封装、更低的成本、更小的外形尺寸,以及更高级别的集成。

晶圆级芯片尺寸封装 (WLCSP) 因其成本性能比和无衬底封装而具吸引力,但却受到芯片尺寸的限制。

另一种替代方案,扇出型晶圆级封装 (FOWLP) 技术正在研发和应用,因为它允许通过“扇出”与外部衬垫互连来增加 I/O 密度。最终使其具有更小的外形尺寸和更低的功耗。

异构集成的半导体封装技术,如系统级封装 (SIP) 和堆叠封装 (PoP) 基础结构,由于日益复杂的集成而面临着重大挑战。

晶圆级封装挑战

对于许多此类技术来说,薄化器件的衬底处理是制造流程中的一个主要挑战。

硅晶片薄化至 <50 微米 (µm),或使用一个 RDL-first流程创建的重分布层 (RDL) 需非常小心且制造成本很昂贵。

处理过程要求使用通过临时键合和解键合 (TBDB) 技术处理支撑衬底,以方便构建复杂的封装基础机构【1】。

使用热塑性聚合物制造的临时键合材料通常用于 TB/DB 工艺。

当与载体衬底一起使用时,它们能够提供热机械稳定性,并使薄型器件衬底更易于处理。

然而,在更高的温度下,这些材料表现得更像液体,随着熔体粘度的降低,机械稳定性也逐渐消失,材料软化,从而降低了键合层的稳定性。

器件晶圆可能发生变形和分层,导致下游工艺出现问题【2】。

现在我们已经对先进封装目前所面临的一些挑战进行了高层次的研究,接下来,我们将更深入地探索其中的一些技术。

第 II 部分将研究chip-first和chip-last工艺程流之间的区别,以及为什么后者更受关注和欢迎。

Chip-First或Chip-Last流程

两类主要的扇出型晶圆级封装 (FOWLP) 技术是chip-first和chip-last工艺,又称 RDL-first。

chip-first和chip-last工艺流程都需要高温和高真空工艺来创建重分布层 (RDL)。

当今的 FOWLP 工艺所需的材料需要能够承受高温和恶劣的化学环境,同时保持对器件衬底的机械支持。

对于chip-first工艺来说,在热压过程中,先将单一芯片放置在用临时键合材料或热释放胶带 (TRT) 处理过的衬底上,然后再用环氧树脂成型化合物 (EMC) 包覆成型并固化。

高温电介质处理会产生应力并导致载体晶圆与 EMC 之间产生翘曲。

在 EMC 工艺流程中,由于衬底翘曲和键合材料软化导致的芯片移动和偏离会造成 RDL 与嵌入芯片的错位【1】。

晶圆在晶圆厂加工完毕后,芯片就会被切成小块。然后,通过取放系统将芯片放置在基于环氧树脂模塑料上的新的 200 毫米或 300 毫米圆晶圆上。

封装工艺在这个新的晶圆上进行,切割芯片,以便获得在扇出型封装中的芯片。

尽管chip-first封装在过去 10 年里一直用于生产,但这一工艺也存在一些挑战。

在工艺流程中,晶圆可能会发生翘曲,嵌入的芯片可能会发生位移,从而导致良率下降。

另一方面,Chip-last/RDL-first还没有得到广泛应用,但是人们对这种方法的兴趣正在增加,因为它使用了与chip-first非常不同的工艺。

RDL-first对于希望从chip-first FOWLP 过渡到尚未准备好应对 2.5D/3D 封装的芯片制造商来说,是一种理想的工艺。

在 RDL-first工艺流程中,玻璃载体晶圆被涂上可去除的激光脱模材料,而 RDL 将在此基础上构建。

激光脱模材料需要具有良好的热稳定性、机械稳定性和化学稳定性,才能经受住薄化、背面介质和沉淀这几道工艺。

首先构建 RDL,然后安装芯片。在该流程中,RDL 结构既可以进行电子测试,也可以进行目视检查,以确定良率损失,从而避免将好的芯片放置在不好的位置。该流程特别适合于良率至关重要的大型 I/O 芯片。

为了确保 FOWLP 成功,无论采用chip-first还是 RDL-first方法,使用合适的键合材料来确保重组晶圆的稳定性和均匀性则至关重要。Brewer Science 已经为此研制了一系列材料。

BrewerBOND®T1100和BrewerBOND®C1300系列材料代表了新一代键合系统,能够提供更高的产量和热稳定性。

这些材料在较高的工艺温度下提供了更好的机械稳定性、良好的化学耐受性,不管是晶圆级或面板级工艺,都能在室温下进行键合和解键合。

较低的总厚度变化 (TTV) 加上该系统机械强度的增加,可使超薄背面晶圆进行薄化,实现研磨后晶圆厚度小于50µm。

BrewerBUILD™ 材料是单层高吸收材料,可用于 RDL 的构建和组装,并专为激光烧蚀工艺而设计。

这些材料增加了 308 nm 至 355 nm 波长的吸光度,并在激光烧蚀工艺中为器件晶圆提供保护。

除了在激光烧蚀工艺中提高性能之外,新一代材料还具有较强的耐溶剂性,对多种材料的附着力高,并且烧蚀后具很好的溶剂清洗效果【2】。

用于FOWLP工艺的材料

本部分,我们将进一步探讨在上文中介绍的用于扇出型晶圆级封装 (FOWLP)的BrewerScience的BrewerBOND® T1100和BrewerBOND® C1300系列材料

该系统由一种应用于玻璃载体晶圆的低 Tg 热固性材料组成,然后键合至器件晶圆上,而器件晶圆上已经涂有相应的高 Tg 键合材料。

在室温下键合之后,键合对既可以暴露在紫外线 (UV) 下,也可以在热板上烘烤以固化热固性材料

图 1:典型工艺流程

当在 350°C 温度下处理时,BrewerBOND®T1100 系列材料仍然可溶于溶剂,且在 300°C 以下几乎没有熔体流动。

涂层后,这种材料可以高度适形,甚至可以薄涂一层来覆盖严重不平的表面。

图 2 是使用扫描电子显微镜 (SEM),在 80-µm 焊料隆起焊盘上加工的 BrewerBOND®T1100 系列材料的 2.15-µm 薄膜的横截面。

图 2:BrewerBOND® T1100 材料的保形涂敷

BrewerBOND® C1300 系列材料拥有较高的熔态流动性(低 Tg),在固化前为液体的形态。

这样能够无需施压就能在室温下与 BrewerBOND®T1100 系列材料键合。键合后,这种材料需要一个固化过程来形成键合层。这一特性使得该系统即使在高温下也具有较高的机械强度(表 1)。

表 1:材料属性

电介质处理、金属沉淀和金属退火是需要使用高温的工艺。

这些新一代 BrewerBOND® 材料能够维持键合层的完整性,不会分解、释气或回流。

这些材料在 350°C 下加热三个小时后,在氮气中进行的等温热重分析 (TGA) 显示,其重量损失不到 6%。

在 FOWLP 技术中,材料对有机和无机衬底以及金属层的附着也是必要的。

如图 3 所示,新型键合材料对铜板和环氧树脂成型化合物 (EMC) 均展示出良好的附着性。

图 3:键合材料上的铜沉淀:(A) 材料附着性差,显示有缺陷;(B)材料附着性好,无缺陷。

在键合过程中,BrewerBOND®T1100 系列材料连同 BrewerBOND®C1300 系列材料都显示出对常见的下游湿化学工艺的耐受性。

工艺完成后,载体衬底可以通过机械释放或激光烧蚀技术从薄化的器件上移除。

这两种工艺均可在室温下完成,且都是轻力技术,可与薄化衬底一起使用。

当使用激光烧蚀工艺时,BrewerBOND®T1100 系列材料吸收激光烧蚀过程中用于在 308 nm 和 355 nm 解键合时的能量,从而防止激光直接损伤器件晶圆。

解键合完成后,可以使用溶剂或氧等离子体蚀刻工艺从器件衬底上去除 BrewerBOND®T1100 系列材料。

可以使用 Dynaloy 出售的 Dynasolve™ 220 清洁剂材料,从载体衬底上去除 BrewerBOND® C1300 系列材料。

总结

Brewer Science公司正在研发新型临时键合材料和工艺,为 FOWLP 技术的发展铺平道路。

当作为一个系统使用时,这些材料能够改善在高真空和高温下加工的薄化、键合晶圆的机械稳定性。

耐化学性与室温键合和解键合技术相结合,在降低拥有成本的同时,提供了附加价值并提高了性能。

对于 RDL-first工艺,Brewer Science 最近推出了用于构建和装配的 BrewerBUILD™ 材料,它可以成为热释放胶带的优选替代品。

这些新材料促进了低能量激光解键合工艺,为拥有低碳残留的器件晶圆提供了更好的保护。

Brewer Science公司 将通过提供新一代材料来支持 FOWLP 技术,从而继续推进晶圆级封装 (WLP) 技术的发展。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 晶圆
    +关注

    关注

    53

    文章

    5348

    浏览量

    131704
  • 封装
    +关注

    关注

    128

    文章

    9146

    浏览量

    147909

原文标题:解决晶圆级封装难题的新方案

文章出处:【微信号:eda365wx,微信公众号:EDA365电子论坛】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    功率半导体封装的发展趋势

    在功率半导体封装领域,芯片规模封装技术正引领着分立功率器件向更高集成度、更低损耗及更优热性能方向演进。
    的头像 发表于 10-21 17:24 3673次阅读
    功率半导体<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>的发展趋势

    MOSFET的直接漏极设计

    本文主要讲述什么是芯粒封装中的分立式功率器件。 分立式功率器件作为电源管理系统的核心单元,涵盖二极管、MOSFET、IGBT等关键产品,在个人计算机、服务器等终端设备功率密度需求
    的头像 发表于 09-05 09:45 2957次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>MOSFET的直接漏极设计

    封装:连接密度提升的关键一步

    了解封装如何进一步提高芯片的连接密度,为后续技术发展奠定基础。
    的头像 发表于 06-27 16:51 544次阅读

    什么是扇出封装技术

    扇出封装(FO-WLP)通过环氧树脂模塑料(EMC)扩展芯片有效面积,突破了扇入型封装的I/O密度限制,但其技术复杂度呈指数
    的头像 发表于 06-05 16:25 1970次阅读
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>扇出<b class='flag-5'>封装</b>技术

    什么是扇入封装技术

    在微电子行业飞速发展的背景下,封装技术已成为连接芯片创新与系统应用的核心纽带。其核心价值不仅体现于物理防护与电气/光学互联等基础功能,更在于应对多元化市场需求的适应性突破,本文着力介绍
    的头像 发表于 06-03 18:22 950次阅读
    什么是<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>扇入<b class='flag-5'>封装</b>技术

    扇出型封装技术的工艺流程

    常规IC封装需经过将与IC封装基板焊接,再将IC基板焊接至普通PCB的复杂过程。与之不同,WLP基于IC
    的头像 发表于 05-14 11:08 2224次阅读
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术的工艺流程

    封装工艺中的封装技术

    我们看下一个先进封装的关键概念——封装(Wafer Level Package,WLP)。
    的头像 发表于 05-14 10:32 1443次阅读
    <b class='flag-5'>封装</b>工艺中的<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术

    封装技术的概念和优劣势

    封装(WLP),也称为封装,是一种直接在
    的头像 发表于 05-08 15:09 1706次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术的概念和优劣势

    签约顶级封装厂,普莱信巨量转移技术掀起封装和板封装的技术革命

    经过半年的测试,普莱信智能和某顶级封装厂就其巨量转移式板封装设备(FOPLP)设备XBonder Pro达成战略合作协议,这将是巨量转移技术在IC封装领域第一次规模化的应用,将掀起
    的头像 发表于 03-04 11:28 1110次阅读
    签约顶级<b class='flag-5'>封装</b>厂,普莱信巨量转移技术掀起<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>和板<b class='flag-5'>级</b><b class='flag-5'>封装</b>的技术革命

    深入探索:封装Bump工艺的关键点

    实现芯片与外部电路电气连接的关键结构。本文将深入解析封装Bump工艺的关键点,探讨其技术原理、工艺流程、关键参数以及面临的挑战和解决方案
    的头像 发表于 03-04 10:52 4496次阅读
    深入探索:<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>Bump工艺的关键点

    测试的五大挑战与解决方案

    随着半导体器件的复杂性不断提高,对精确可靠的测试解决方案的需求也从未像现在这样高。从5G、物联网和人工智能应用,到先进封装和高带宽存储器(HBM),在
    的头像 发表于 02-17 13:51 1227次阅读

    SOT1381-2芯片尺寸封装

    电子发烧友网站提供《SOT1381-2芯片尺寸封装.pdf》资料免费下载
    发表于 02-08 17:30 0次下载
    SOT1381-2<b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b>芯片尺寸<b class='flag-5'>封装</b>

    的环吸方案相比其他吸附方案,对于测量 BOW/WARP 的影响

    在半导体制造领域,的加工精度和质量控制至关重要,其中对 BOW(弯曲度)和 WARP(翘曲度)的精确测量更是关键环节。不同的吸附方案
    的头像 发表于 01-09 17:00 639次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b>的环吸<b class='flag-5'>方案</b>相比其他吸附<b class='flag-5'>方案</b>,对于测量<b class='flag-5'>晶</b><b class='flag-5'>圆</b> BOW/WARP 的影响

    封装技术详解:五大工艺铸就辉煌!

    随着半导体技术的飞速发展,封装(Wafer Level Packaging, WLP)作为一种先进的封装技术,正逐渐在集成电路
    的头像 发表于 01-07 11:21 2928次阅读
    <b class='flag-5'>晶</b><b class='flag-5'>圆</b><b class='flag-5'>级</b><b class='flag-5'>封装</b>技术详解:五大工艺铸就辉煌!

    什么是微凸点封装

    微凸点封装,更常见的表述是微凸点技术或
    的头像 发表于 12-11 13:21 1350次阅读