声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
收发器
+关注
关注
10文章
3795浏览量
110613 -
adc
+关注
关注
100文章
7451浏览量
553850 -
dac
+关注
关注
44文章
2701浏览量
196419
发布评论请先 登录
相关推荐
热点推荐
LMK04828 超低噪声JESD204B兼容时钟抖动清除器技术手册
LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK0482x系列超低噪声JESD204B兼容时钟抖动清除器技术文档总结
LMK0482x 系列是业界性能最高的时钟调节器,支持 JEDEC JESD204B。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个 JESD204B
LMK04616 超低噪声低功耗JESD204B兼容时钟抖动清除器总结
LMK0461x 器件系列是业界性能最高、功耗最低的抖动清除器,支持 JESD204B。16 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 8 个 JESD204B 转换器或其他逻辑器件。第 17 个输出可配置为提供来自 PLL2 的信号或来自外部 VCXO 的副
LMK04828-EP 超低噪声JESD204B兼容时钟抖动清除器总结
LMK04828-EP 器件是业界性能最高的时钟调理器,支持 JESD204B。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个JESD204B转换器或其他逻辑器件
LMK04832 超低噪声、3.2 GHz、15 输出、JESD204B 时钟抖动清除器技术手册
该LMK04832是一款超高性能时钟调节器,支持 JEDEC JESD204B,还与 LMK0482x 系列器件引脚兼容。
PLL2的14个时钟输出可配置为使用器件和SYSREF时钟驱动7个
LMK04368-EP 超低噪声JESD204B/C双环路时钟抖动清除器总结
LMK04368-EP 是一款高性能时钟调节器,支持 JEDEC JESD204B/C,适用于太空应用。
PLL2 的 14 个时钟输出可配置为使用器件和 SYSREF 时钟驱动 7 个
替代HMC7044超低噪高性能时钟抖动消除器支持JESD204B
VCO 输入,支持高达 3200MHz车载调节器可实现出色的电源抑制比3. 应用• JESD204B 时钟生成• 蜂窝基础设施(多载波 GSM、 LTE、 W-CDMA)• 数据转换器时钟• 微波基带卡• 相控阵参考时钟分布
发表于 05-08 15:57
LTC6953具有11个输出并支持JESD204B/JESD204C协议的超低抖动、4.5GHz时钟分配器技术手册
C subclass 1 器件时钟 / SYSREF 对以及一个通用输出,或者就是 11 个面向非 JESD204B/JESD204C 应用的通用时钟输出。每个输出都有自己的可个别编程分频器和输出驱动器。所有输出也可以采用个别的粗略半周期数字延迟和精细模拟时间延迟
AD9680 JESD204B接口的不稳定会导致较大的电流波动,怎么解决?
AD采集芯片为AD9680-1000,时钟芯片为AD9528。当 AD 采样时钟为 500MHz 时,jesd204B (串行线速 = 5 Gbps) 稳定。但是,当 AD 采样时钟为 800MHz
发表于 04-15 06:43
使用jesd204b IP核时,无法完成综合,找不到jesd204_0.v
/Theonesssssssss/Documents/VivadoData/project_1/project_1.srcs/sources_1/new/jesd204b_base.v\":159]
* [Synth
发表于 03-12 22:21
JESD204B有专用于ADC/DAC和FPGA或ASIC的接口吗?
请问各位大侠:JESD204B专用于ADC/DAC和FPGA或ASIC的接口吗,该接口同Rapid/PCIe的物理层Serdes接口有何区别,谢谢!
发表于 02-08 09:10
JESD204B使用说明
能力更强,布线数量更少。 本篇的内容基于jesd204b接口的ADC和FPGA的硬件板卡,通过调用jesd204b ip核来一步步在FPGA内部实现高速ADC数据采集,jesd204b

JESD204B传输层的实现方式介绍
评论