0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技推出基于TSMC 7nm FinFET工艺技术的汽车级IP

西西 作者:厂商供稿 2018-10-18 14:57 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

十余家ADAS设计和自动驾驶芯片公司已在FinFET工艺中采用DesignWare IP

重点:

基于7nm工艺技术的控制器和PHY IP具有丰富的产品组合,包括LPDDR4X、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP。

IP解决方案支持TSMC 7nm工艺技术所需的先进汽车设计规则,满足可靠性和15年汽车运行要求。

ISO 26262 ASIL Ready IP包含安全包、FMEDA报告及安全手册,以加速芯片功能安全评估。

2018年10月18日,中国 北京——新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)宣布,推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWare®Controller和PHY IP。DesignWare LPDDR4x、MIPI CSI-2、D-PHY、PCI Express 4.0以及安全IP在TSMC 7nm工艺技术实现了先进的汽车设计规则,以满足ADAS和自动驾驶芯片的可靠性及运行要求。推出此项支持TSMC 7nm工艺技术的汽车级IP进一步扩展了新思科技FinFET工艺的ISO 26262 ASIL Ready IP解决方案的产品组合,并已被十余家领先的汽车厂商所采用。该IP满足严格的AEC-Q100温度要求,为汽车芯片提供高可靠性。此外,新思科技还提供包含故障模式和FMEDA报告的汽车安全包,能够节省设计人员数月的开发时间,并加快芯片安全功能评估。

TSMC设计基础设施市场部高级总监Suk Lee表示:“ TSMC与新思科技多年的成功合作经验有助于共同用户实现芯片在性能、功耗及面积方面的目标。新思科技通过推出支持TSMC 7nm FinFET工艺技术的汽车级DesignWareIP,持续致力于为设计人员提供高质量IP,实现其卓越的设计目标,并加快产品上市时间。”

新思科技IP营销副总裁John Koeter表示:“开发汽车级IP需要大量的专业知识和严苛的工艺要求,确保IP符合严格的ISO 26262功能安全标准和AEC-Q100可靠性标准。新思科技将继续大规模投资、开发支持TSMC 7nm等最先进工艺技术的汽车级IP,帮助设计人员提高芯片的功能安全性、可靠性和汽车质量认证。“

关于新思®

新思科技(Synopsys, Inc.,纳斯达克股票市场代码: SNPS)致力于创新改变世界,在芯片到软件的众多领域,新思科技始终引领技术趋势,与全球科技公司紧密合作,共同开发人们所依赖的电子产品和软件应用。新思科技是全球排名第一的芯片自动化设计解决方案提供商,全球排名第一的芯片接口IP供应商,同时也是信息安全和软件质量的全球领导者。作为半导体人工智能汽车电子及软件安全等产业的核心技术驱动者,新思科技的技术一直深刻影响着当前全球五大新兴科技创新应用:智能汽车、物联网、人工智能、云计算和信息安全。

新思科技成立于1986年,总部位于美国硅谷,目前拥有13000多名员工,分布在全球100多个分支机构。2018财年预计营业额31亿美元,拥有3000多项已批准专利,为美国标普500指数成分股龙头企业。

自1995年在中国成立新思科技以来,新思科技已在北京、上海、深圳、厦门、武汉、西安、南京、香港、澳门九大城市设立机构,员工人数超过1100人,建立了完善的技术研发和支持服务体系,秉持“加速创新、推动产业、成就客户”的理念,与产业共同发展,成为中国半导体产业快速发展的优秀伙伴和坚实支撑。新思科技携手合作伙伴共创未来,让明天更有新思!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSMC
    +关注

    关注

    3

    文章

    181

    浏览量

    87456
  • 新思科技
    +关注

    关注

    5

    文章

    1033

    浏览量

    53312
  • adas
    +关注

    关注

    311

    文章

    2391

    浏览量

    212924
  • 7nm工艺
    +关注

    关注

    0

    文章

    39

    浏览量

    8917
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    思科技与台积公司合作加速中国物理AI落地

    2026 年 5 月 29 日,新思科技成功举办 “从芯出发,赋能 Physical AI 未来——新思科技基于 TSMC C‑Node IP 产品组合发布会”,重磅
    的头像 发表于 06-16 11:43 477次阅读
    新<b class='flag-5'>思科</b>技与台积公司合作加速中国物理AI落地

    思科技基于台积公司C-Node工艺IP产品组合发布会圆桌对话精彩回顾

    2026 年 5 月 29 日,新思科技成功举办 “从芯出发,赋能 Physical AI 未来——新思科技基于 TSMC C‑Node IP 产品组合发布会”,重磅
    的头像 发表于 06-07 15:38 1026次阅读

    思科技基于台积公司C-Node工艺IP产品组合发布会圆满举办

    2026 年 5 月 29 日,新思科技基于台积公司 C-Node 工艺IP 产品组合发布会圆满举办,本次活动以 Physical AI 与系统创新为核心,聚焦先进
    的头像 发表于 06-03 15:01 1265次阅读

    思科推出面向台积公司N6C和N4C工艺IP产品组合

    思科技(Synopsys, Inc.)今日宣布,面向台积公司N6C(也称为N6 V1.1)和 N4C 工艺推出广泛的 IP 产品组合解决方案,帮助工程团队以更低成本实现高能效设计。针
    的头像 发表于 05-30 14:45 1172次阅读

    思科技携手台积公司全面加速EDA、IP及系统协同创新

    思科技(Synopsys, Inc.,纳斯达克股票代码:SNPS)近日宣布,在台积公司先进的制程与封装技术节点上,围绕台积公司 3nm 与 2nm 制程系列,以及采用超级电轨(Sup
    的头像 发表于 05-12 16:26 550次阅读

    7nm FinFET 工艺:局部版图效应 LLE 标准化实测体系全解析

    在本系列上篇中,我们阐述了核心技术难题:先进CMOS工艺制程下,晶体管性能不再仅由标称尺寸决定,周边版图布局成为关键影响因素。(当版图成为器件物理:深纳米时代,应力相关LLE如何重塑先进CMOS技术
    的头像 发表于 05-09 10:09 628次阅读
    <b class='flag-5'>7nm</b> <b class='flag-5'>FinFET</b> <b class='flag-5'>工艺</b>:局部版图效应 LLE 标准化实测体系全解析

    集成电路芯片制造工艺技术演变

    扩散等晶体管制造技术逐渐走向成熟,为集成电路发明及其制造工艺发展奠定了基础。本节将简要讨论集成芯片制造技术赖以快速演变与升级换代的平面工艺技术,分析集成芯片不同电路类型演进创新与制造
    的头像 发表于 05-07 13:48 892次阅读
    集成电路芯片制造<b class='flag-5'>工艺技术</b>演变

    锐成芯微推出基于0.153μm HD BCD工艺的车规eFlash IP

    的市场需求,成都锐成芯微科技股份有限公司(简称:锐成芯微、Actt)推出基于0.153μm HD BCD工艺的车规eFlash IP,将为汽车
    的头像 发表于 04-11 10:41 873次阅读

    重磅研究:7nm FinFET 性能优化的隐藏密码 —— 栅极与鳍片间距调控

    Gate和FinSpaceVariation对应力调制及FinFET性能的影响随着半导体工艺持续向先进节点演进,图形化工艺偏差引发的细微效应已成为器件性能优化的核心考量要素。普迪飞
    的头像 发表于 02-05 16:22 2098次阅读
    重磅研究:<b class='flag-5'>7nm</b> <b class='flag-5'>FinFET</b> 性能优化的隐藏密码 —— 栅极与鳍片间距调控

    旋极星源基于22nm工艺完成关键IP发布与验证

    的主流选择。旋极星源此次基于TSMC 22nm ULL及华力微电子22nm CMOS工艺,同步完成关键IP的发布与验证,为高性能低功耗芯片注
    的头像 发表于 01-30 16:15 775次阅读
    旋极星源基于22<b class='flag-5'>nm</b><b class='flag-5'>工艺</b>完成关键<b class='flag-5'>IP</b>发布与验证

    技术报告 | Gate 和 Fin Space Variation 对应力调制及 FinFET 性能的影响

    技术报告·文末下载报告名称《Gate和FinSpaceVariation对应力调制及FinFET性能的影响》关键词FinFET7nm技术
    的头像 发表于 01-22 15:03 1118次阅读
    <b class='flag-5'>技术</b>报告 |  Gate 和 Fin Space Variation 对应力调制及 <b class='flag-5'>FinFET</b> 性能的影响

    思科技LPDDR6 IP已在台积公司N2P工艺成功流片

    思科技近期宣布,其LPDDR6 IP已在台积公司 N2P 工艺成功流片,并完成初步功能验证。这一成果不仅巩固并强化了新思科技在先进工艺节点
    的头像 发表于 10-30 14:33 2468次阅读
    新<b class='flag-5'>思科</b>技LPDDR6 <b class='flag-5'>IP</b>已在台积公司N2P<b class='flag-5'>工艺</b>成功流片

    汽车智能化” 和 “家电高端化”

    ,对算力和稳定性要求极高。而车规芯片要通过 - 40℃~125℃的极端环境测试,7nm 工艺的低功耗、高可靠性刚好匹配需求。目前我国汽车芯片对外依赖度超 90%,高端计算芯片国产化率不足 20%,中芯
    发表于 10-28 20:46

    SOI工艺技术介绍

    在半导体行业持续追求更高性能、更低功耗的今天,一种名为“SOI(Silicon-On-Insulator)”的工艺技术逐渐成为行业焦点。无论是智能手机、自动驾驶汽车,还是卫星通信系统,SOI技术都在幕后扮演着关键角色。
    的头像 发表于 10-21 17:34 4457次阅读
    SOI<b class='flag-5'>工艺技术</b>介绍

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    MI300,是AMD首款数据中心HPC的APU ③英特尔数据中心GPU Max系列 3)新粒技术的主要使用场景 4)IP即芯粒 IP即芯粒旨在以芯粒实现特殊功能
    发表于 09-15 14:50