深入解析 LTC6951：超低抖动多输出时钟合成器的卓越性能与应用

引言

在当今高速电子系统中，时钟信号的稳定性、低抖动和精确同步对于系统的性能至关重要。LTC6951 作为一款高性能的超低抖动多输出时钟合成器，集成了 VCO，具备诸多先进特性，为电子工程师在设计高性能数据转换器、无线基础设施和测试测量设备等领域提供了理想的解决方案。本文将深入剖析 LTC6951 的特性、工作原理、应用设计以及相关注意事项，帮助工程师更好地理解和应用这款芯片。

文件下载：DC2248A-B.pdf

一、LTC6951 概述

LTC6951 是一款高性能、低噪声的锁相环（PLL），集成了 VCO，无需外部组件即可实现内部校准，达到正确的输出频率。该芯片具有以下显著特点：

1. 低噪声整数 - N PLL 与集成 VCO：提供出色的相位噪声性能，确保时钟信号的稳定性。
2. 超低输出抖动：输出抖动低至 90fs RMS（12kHz 至 20MHz）和 115fs RMS（ADC SNR 方法），满足高速数据采集和处理的需求。
3. 多芯片同步功能：支持 EZSync™ 和 ParallelSync™ 多芯片同步，方便构建复杂的时钟系统。
4. SYSREF 生成：为 JESD204B 子类 1 提供 SYSREF 信号，满足高速数据接口的同步要求。
5. 宽输出频率范围：LTC6951 的输出频率范围为 1.95MHz 至 2.5GHz，LTC6951 - 1 为 2.1MHz 至 2.7GHz，可覆盖广泛的应用场景。
6. 多独立低噪声输出：提供五个独立的低噪声输出，可满足不同设备的时钟需求。
7. 软件设计工具支持：LTC6951Wizard™ 软件设计工具辅助设计和仿真，简化设计流程。
8. 宽工作温度范围：工作结温范围为 - 40°C 至 105°C，适应各种恶劣环境。

二、关键参数与性能指标

2.1 绝对最大额定值

了解芯片的绝对最大额定值对于确保芯片的安全运行至关重要。LTC6951 的主要绝对最大额定值包括：

• 电源电压：V +（VREF +, VRF +, VD +, VOUT +）至 GND 为 3.6V；VCP +, VVCO + 至 GND 为 5.5V。
• 引脚电压：CP 引脚电压为 GND - 0.3V 至 VCP + + 0.3V；其他引脚电压为 GND - 0.3V 至 V + + 0.3V。
• 输出电流：OUTx +, OUTx -（x = 0, 1, 2, 3, 4）的电流为 ±25mA。
• 工作结温范围：LTC6951I 和 LTC6951I - 1 为 - 40 至 105°C，最大结温为 125°C。
• 存储温度范围： - 65 至 150°C。

2.2 电气特性

LTC6951 的电气特性涵盖了参考输入、VCO、PFD、电荷泵、输出分频器等多个方面，以下是一些关键参数：

• 参考输入：输入频率范围为 1 至 425MHz，输入信号电平为 0.5 至 2.7V P - P，最小输入摆率为 20V/µs，输入占空比为 50%。
• VCO：LTC6951 的频率范围为 4.0 至 5.0GHz，LTC6951 - 1 为 4.3 至 5.4GHz，调谐灵敏度为 2.5 至 3.7%Hz/V。
• PFD：输入频率最大为 100MHz。
• 电荷泵：输出电流范围为 1.0 至 11.2mA，输出电流源/沉精度为 ±6%，输出电流源/沉匹配度在不同电流设置下有所不同。
• 输出分频器：输出分频器范围为 16 种设置，最大为 512 计数，输出延迟为 0 至 255 个 P 周期。
• 输出特性：CML 输出频率范围为 1.95 至 2500MHz（LTC6951）或 2.1 至 2700MHz（LTC6951 - 1），LVDS 输出频率范围为 1.95 至 800MHz（LTC6951）或 2.1 至 800MHz（LTC6951 - 1），输出电压和差分电压等参数也有明确规定。

2.3 典型性能特性

典型性能特性图展示了 LTC6951 在不同条件下的性能表现，包括参考输入灵敏度与频率、电荷泵电流与电压、输出摆幅与频率等关系，为工程师在设计中提供了重要的参考依据。

三、引脚功能与电路设计

3.1 引脚功能

LTC6951 采用 40 引脚的 UHF 封装（5mm × 7mm 塑料 QFN），各引脚具有特定的功能，以下是一些主要引脚的介绍：

• 电源引脚：VOUT +, VD +, VRF +, VREF + 为 3.15V 至 3.45V 的正电源引脚，VCP + 为 4.2V 至 5.25V 的正电源引脚，VVCO + 为 4.75V 至 5.25V 的正电源引脚，GND 为负电源（接地）引脚。
• 输出引脚：OUT0 - OUT3 为 2.5V CML 输出信号，OUT4 为 LVDS 输出信号。
• 控制引脚：CS 为串行端口芯片选择，SCLK 为串行端口时钟，SDI 为串行端口数据输入，SDO 为串行端口数据输出，SYNC 为同步输入，STAT 为状态输出。
• 其他引脚：REF +, REF - 为参考输入信号，TUNE 为 VCO 调谐输入，BB 和 TB 为 VCO 偏置输出等。

3.2 电路设计要点

在设计 LTC6951 的电路时，需要注意以下几点：

• 电源旁路：所有电源引脚应使用陶瓷电容直接旁路到地平面，以减少电源噪声。
• 输出匹配：CML 和 LVDS 输出应采用 100Ω 差分终端匹配，以确保信号传输的质量。
• 参考输入：参考输入信号应采用高质量的信号源，并进行适当的 AC 耦合和滤波处理。
• 同步设计：根据应用需求，合理使用 EZSync 和 ParallelSync 协议实现多芯片同步。

四、工作原理与操作

4.1 参考输入缓冲

PLL 的参考频率通过 REF + 和 REF - 差分输入，这些高阻抗输入具有自偏置功能，需要使用 1µF 电容进行 AC 耦合。可以根据输入信号的类型和幅度，设置 FILT 和 BST 位来优化参考输入缓冲的性能。

4.2 峰值检测器

参考输入峰值检测电路用于检测参考信号的存在，并提供 REFOK 和 REFOK 状态标志。该电路具有滞后特性，可防止 REFOK 标志在检测阈值附近抖动。

4.3 参考对齐输出（RAO）

RAO 位控制 PLL 的基本配置。当 RAO = 0 时，所有五个输出可以相互同步和延迟，但不与参考输入对齐；当 RAO = 1 时，P 和 M0 分频器成为反馈环路的一部分，输出可以与参考输入对齐。

4.4 参考分频器（R）

6 位参考分频器用于降低 PFD 看到的频率，其分频比 R 可以设置为 1 至 63 的任意整数。

4.5 相位/频率检测器（PFD）

PFD 与电荷泵配合，产生与 R 和 N 分频器输出之间相位差成比例的源和沉电流脉冲，实现环路的锁相。

4.6 锁指示

锁指示使用 PFD 的内部信号来测量 R 和 N 分频器输出信号之间的相位重合，通过设置 LKCT 和 LKWIN 位来控制锁指示的条件。

4.7 电荷泵（CP）

电荷泵由 PFD 控制，将源或沉电流脉冲施加到 CP 引脚，该引脚应连接到适当的环路滤波器。可以通过设置 CP[2:0] 位来调整输出电流大小。

4.8 VCO

集成 VCO 的频率范围为 4GHz 至 5GHz（LTC6951）或 4.3GHz 至 5.4GHz（LTC6951 - 1），通过 BB 和 TB 引脚对内部 VCO 电路进行偏置。VCO 需要在每次频率修改时进行校准，以确保输出频率的稳定性。

4.9 输出分频器（M0 - M4）

五个独立的输出分频器由 P 分频器驱动，不同的分频比设置可以实现不同的输出频率和占空比。

4.10 输出延迟（D0 - D4）

每个输出分频器可以在同步事件期间将输出的开始时间延迟整数倍的 P 分频器输出周期，通过设置 Dx 值来实现。

4.11 输出同步（SYNC）

LTC6951 支持多种同步方式，包括 EZSync 独立模式、EZSync 多芯片模式和 ParallelSync 模式，通过 SYNC 引脚或 SSYNC 位实现输出的同步。

4.12 串行端口

SPI 兼容的串行端口提供控制和监测功能，通过 CS、SCLK、SDI 和 SDO 进行数据传输。可以进行单字节和多字节传输，支持自动增量功能。

4.13 STAT 输出

STAT 输出引脚可以通过配置寄存器 h01 来实时监测不同的状态标志。

4.14 块电源控制

LTC6951 的电源控制位位于寄存器 h02，可以独立控制不同部分的电源，实现节能和系统优化。

五、应用设计与示例

5.1 输出频率计算

根据 RAO 的设置，输出频率可以通过以下公式计算：

• 当 RAO = 0 时，(f{VCO}=frac{f{REF} cdot N}{R})，(f{OUTx}=frac{f{VCO}}{P cdot Mx})。
• 当 RAO = 1 时，(f{VCO}=frac{f{REF} cdot N cdot P cdot M0}{R})，(f{OUTx}=frac{f{VCO}}{P cdot Mx})。

5.2 环路滤波器设计

稳定的 PLL 系统需要精心设计外部环路滤波器。可以使用 LTC6951Wizard 软件辅助设计，选择合适的环路带宽和滤波器组件，以实现最佳的相位噪声和杂散性能。

5.3 编程示例

文档中提供了多个编程示例，包括 EZSync 独立设计、EZSync 多芯片同步、ParallelSync 多芯片同步和 JESD204B 示例等，详细展示了如何根据不同的应用需求进行寄存器编程和同步设置。

5.4 应用注意事项

• 参考信号：参考信号应具有高质量，以确保 PLL 的性能。可以根据输入信号的类型和幅度，设置 FILT 和 BST 位。
• PCB 布局：合理的 PCB 布局可以减少噪声和干扰，提高系统的稳定性。应注意电源旁路、接地和信号布线等问题。
• 同步设计：在多芯片同步应用中，需要确保 SYNC 信号的稳定性和准确性，以实现输出的精确同步。
• ADC 时钟：在 ADC 时钟应用中，需要考虑时钟抖动对 SNR 的影响，选择合适的时钟源和输出配置。

六、总结

LTC6951 作为一款高性能的超低抖动多输出时钟合成器，具有丰富的功能和卓越的性能。通过深入了解其特性、工作原理和应用设计，电子工程师可以充分发挥其优势，设计出满足各种需求的高性能时钟系统。在实际应用中，需要根据具体的应用场景和要求，合理选择参数和配置，确保系统的稳定性和可靠性。同时，注意 PCB 布局、同步设计和 ADC 时钟等方面的问题，以提高系统的整体性能。希望本文能够为工程师在使用 LTC6951 进行设计时提供有益的参考和指导。

你在使用 LTC6951 进行设计时遇到过哪些问题？或者你对本文中的哪些内容还有疑问？欢迎在评论区留言讨论。