纳芯微 AMR/TMR 磁编码器：电路架构与正交信号解码

纳芯微 AMR/TMR 磁编码器以单芯片全集成架构为核心，将正交磁敏电桥、低噪声模拟前端（AFE）、高精度同步 ADC、硬件 CORDIC 解码引擎与多级校准电路深度融合，实现从旋转磁场到绝对角度的直接输出。本文从正交磁敏电桥原理、单芯片电路分层架构、模拟前端信号调理、数字化与误差校正、CORDIC 正交解码、校准补偿机制六大维度，系统解析 AMR 与 TMR 路线的电路差异、信号链噪声抑制及正交信号高精度解码机理，结合实测性能数据，为伺服控制、工业自动化等场景的选型与应用提供技术依据。

1 引言

磁编码器凭借非接触、高可靠、宽温域、抗振动等优势，逐步替代传统光电编码器，成为高端运动控制的核心传感部件。纳芯微（含原麦歌恩）聚焦 AMR（各向异性磁阻）与 TMR（隧道磁阻）两大主流技术路线，推出单芯片磁编码器，解决了分立方案信号链路复杂、正交精度差、解码延迟高、温漂大等痛点。

AMR 技术成本适中、抗杂散磁场强，适配通用高精度场景；TMR 技术磁阻变化率超 100%，具备超高信噪比、极低温漂，面向超精密高速工况。两者共享统一电路架构，但在磁敏单元设计、信号链参数与解码精度上存在差异。本文聚焦电路架构与正交信号解码核心技术，揭示纳芯微磁编码器高分辨率、低延迟、强抗干扰的技术本质。

2 正交磁敏电桥：AMR 与 TMR 传感机理

正交 SIN/COS 信号是角度解码的基础，纳芯微通过晶圆级集成空间正交的惠斯通电桥阵列，将旋转磁场直接转换为相位严格正交的差分电压信号。

2.1 AMR 电桥（MT6826S/MT6835 系列）

结构设计：4 片坡莫合金（NiFe）薄膜构成两对互成 45° 的惠斯通电桥，间距＜50μm，确保阵列一致性；内置 Set/Reset 线圈，消除磁滞与失调误差。

传感原理：AMR 材料电阻率随电流与磁化方向夹角变化（平行时电阻最大、垂直时最小）；径向充磁永磁体旋转时，磁场方向偏转，电桥输出 mV 级差分信号：

(begin{cases} V_{text{SIN(AMR)}}=A_{text{AMR}} cdot sintheta + V_{text{offsetS}} \ V_{text{COS(AMR)}}=A_{text{AMR}} cdot costheta + V_{text{offsetC}} end{cases})

其中，(A_{text{AMR}})为信号幅值（20~100mV），(theta)为磁场旋转角度，(V_{text{offset}})为电桥固有失调电压。

核心特性：磁阻变化率 2%~5%，工作于磁场饱和区（30~1000mT），对 Z 轴杂散磁场天然免疫，CMRR＞90dB，适配气隙 0.5~3mm。

2.2 TMR 电桥（高端高精度系列）

结构设计：磁隧道结（MTJ）三层薄膜（固定层 + 1~2nm 绝缘势垒 + 自由层），构成两对正交 TMR 电桥阵列，CMOS 兼容工艺集成。

传感原理：自由层磁化方向随外磁场偏转，两磁层夹角改变引发隧穿电阻剧烈变化（平行时电阻最小、垂直时最大），输出高幅值差分信号：

(begin{cases} V_{text{SIN(TMR)}}=A_{text{TMR}} cdot sintheta + V_{text{offsetS}}' \ V_{text{COS(TMR)}}=A_{text{TMR}} cdot costheta + V_{text{offsetC}}' end{cases})

其中，(A_{text{TMR}})为信号幅值（100~500mV），显著高于 AMR 信号。

核心特性：磁阻变化率＞100%（AMR 的 20~50 倍），信噪比（SNR）＞100dB，温漂＜50ppm/℃，谐波失真极低，适配超高精度测量场景。

2.3 正交信号生成逻辑

永磁体随转轴 360° 旋转时，两对电桥同步输出同频、正交、差分的周期信号：

0°：(V_{text{SIN}}=0)，(V_{text{COS}}=+A)；

90°：(V_{text{SIN}}=+A)，(V_{text{COS}}=0)；

180°：(V_{text{SIN}}=0)，(V_{text{COS}}=-A)；

270°：(V_{text{SIN}}=-A)，(V_{text{COS}}=0)。

该信号无跳变、无盲区，为 360° 绝对角度解码提供基础。

3 单芯片电路架构：四层全集成设计

纳芯微 AMR/TMR 磁编码器采用传感层→模拟信号链→数字运算层→接口驱动层四层全集成架构，无需外部调理电路，单颗芯片完成磁场采集到角度输出全流程。

3.1 整体架构框图

径向充磁永磁体 → 正交磁敏电桥（AMR/TMR） → 模拟前端（AFE） → 高精度同步ADC → DSP预处理 → 硬件CORDIC引擎 → 多级校准补偿 → 多格式输出（SPI/ABZ/UVW/PWM）

核心特征：全差分信号传输、同步采样、硬件加速解码、片内校准存储，从源头抑制共模噪声与电磁干扰。

3.2 各层电路功能

3.2.1 传感层

核心：正交 AMR/TMR 惠斯通电桥阵列；

功能：将旋转磁场角度转换为正交差分 SIN/COS 电压信号；

关键：内置 Set/Reset 线圈，消除磁滞，提升长期稳定性。

3.2.2 模拟信号链层（AFE）

组成：低噪声差分放大器、可编程增益放大器（PGA）、自动增益控制（AGC）、抗混叠低通滤波器（AAF）、斩波稳零电路；

功能：放大 mV 级微弱信号、抑制高频噪声、稳定信号幅值、消除失调电压与低频 1/f 噪声；

关键参数：输入噪声＜5nV/√Hz，CMRR＞100dB，增益 1~64 倍可编程，滤波带宽 10kHz~1MHz 可编程。

3.2.3 数字运算层

组成：双通道同步 SAR ADC、DSP 预处理模块、硬件 CORDIC 加速器、OTP/MTP 校准存储；

功能：信号数字化、误差校正、角度解算、校准参数存储；

关键参数：AMR 配 16~20 位 ADC，TMR 配 20~24 位 ADC；采样率 1~10MSPS；CORDIC 流水线 21 级，解码延迟＜1~2μs。

3.2.4 接口驱动层

组成：SPI 接口、ABZ 增量编码器接口、UVW 电机换相接口、PWM 输出接口、LDO 电源模块；

功能：角度数据多格式输出、电源管理；

关键：支持最高 10MHz SPI 通信，ABZ 分辨率可编程，适配不同电机控制需求。

4 模拟前端（AFE）：微弱正交信号调理

AFE 作为信号链的 “咽喉”，负责将磁敏电桥输出的 mV 级微弱正交信号调理为 ADC 可采样的高质量信号，核心是噪声抑制与信号保真。

4.1 低噪声差分放大器

功能：放大差分 SIN/COS 信号，抑制共模噪声、地电位干扰与电桥失调；

设计要点：输入噪声＜5nV/√Hz，CMRR＞100dB，采用全差分结构，避免单端噪声耦合。

4.2 可编程增益放大器（PGA）与 AGC

PGA：增益 1~64 倍可编程，适配不同气隙（0.5~3mm）与磁铁强度（20~100mT）；

AGC：实时自适应调节增益，保证 SIN/COS 信号幅值稳定，避免饱和或弱信号失真，适配批量生产的器件一致性差异。

4.3 抗混叠低通滤波器（AAF）

拓扑：二阶巴特沃斯低通滤波器；

功能：滤除高频噪声（如电机 PWM 开关噪声＞50kHz），防止 ADC 采样时发生频率混叠；

配置：截止频率 10kHz~1MHz 可编程，根据电机转速动态调整，平衡噪声抑制与信号响应速度。

4.4 斩波稳零电路

功能：周期性切换放大器输入极性，抑制放大器失调电压与低频 1/f 噪声，提升直流精度与长期稳定性；

效果：失调电压抑制至＜1μV，温漂降低至 10ppm/℃以下，减少全温域误差。

5 数字化与 DSP 预处理：正交信号误差校正

AFE 输出的模拟正交信号经 ADC 数字化后，存在直流失调、幅值失衡、正交误差、温漂等问题，需通过 DSP 预处理校正，得到理想正交矢量，为 CORDIC 解码提供精准输入。

5.1 双通道同步 ADC 采样

配置：AMR 配 16 位 SAR ADC，TMR 配 24 位高精度 ADC；

采样机制：双通道同步触发采样，严格保持 SIN/COS 信号的 90° 相位关系，避免相位偏移导致的解码误差；

性能：积分非线性（INL）＜±1LSB，信噪比（SNR）＞95dB，数字化后信号真实还原原始波形。

5.2 数字域误差校正

5.2.1 直流失调补偿

(begin{align*} D_{text{SIN}}' &= D_{text{SIN}} - text{Offset}_S \ D_{text{COS}}' &= D_{text{COS}} - text{Offset}_C end{align*})

其中，(text{Offset}_S)、(text{Offset}_C)为出厂校准存储的失调补偿值。

5.2.2 幅值失衡校正

(D_{text{COS}}'' = D_{text{COS}}' times k)

其中，(k)为增益平衡系数，修正 SIN/COS 信号幅值不一致问题。

5.2.3 正交误差校正

修正制造与安装导致的非 90° 相位偏差(varepsilon)：

(D_{text{COS}}'' = D_{text{COS}}' - D_{text{SIN}}' cdot sinvarepsilon)

补偿后正交误差＜0.01°，确保信号正交性。

5.2.4 温度漂移动态补偿

内置高精度温度传感器，实时监测芯片温度，通过温度 - 误差拟合模型，动态修正 AMR/TMR 电桥温漂、运放漂移与 ADC 增益温漂，全温域（-40℃~125℃）误差控制在 ±0.01° 以内。

6 硬件 CORDIC 正交解码原理

CORDIC（Coordinate Rotation Digital Computer）是纳芯微磁编码器正交信号解码的核心，通过无乘法器的迭代旋转，将正交 SIN/COS 信号转换为绝对角度，替代传统浮点 arctan 运算，实现低延迟、高并行度解码。

6.1 CORDIC 算法向量模式原理

磁编码器角度解码采用向量模式：将理想正交矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）通过(n)次迭代旋转至 x 轴，累计旋转角度即为目标角度(theta)。

6.1.1 迭代公式

(begin{cases} x_{k+1}=x_k - y_k cdot d_k cdot 2^{-k} \ y_{k+1}=y_k + x_k cdot d_k cdot 2^{-k} \ z_{k+1}=z_k - d_k cdot arctan(2^{-k}) end{cases})

(k)：迭代次数（(k=0,1,2,...,n-1)），与编码器分辨率匹配（21 位需 21 次迭代）；

(d_k)：旋转方向（(y_k>0)时(d_k=-1)，否则(d_k=1)）；

初始值：(x_0=D_{text{COS}}'')、(y_0=D_{text{SIN}}')、(z_0=0)；

迭代结果：(y_n to 0)，(z_n to -theta)，取绝对值即为目标角度(theta)。

6.1.2 算法核心优势

无乘法器：仅需移位与加减运算，硬件开销低、功耗小，适配单芯片集成；

高并行度：流水线迭代架构，每级迭代对应一个时钟周期，可并行处理多组数据；

高精度：迭代次数与分辨率匹配，21 次迭代可实现 21bit 角度分辨率（0.002°）。

6.2 纳芯微硬件 CORDIC 实现

6.2.1 硬件架构

专用 CORDIC 加速器：单芯片集成，无需软件干预，无 CPU 负载；

流水线设计：21 级流水线（匹配 21bit 分辨率），时钟频率 100MHz 时，AMR 解码延迟＜2μs，TMR 解码延迟＜1μs；

数据位宽：24 位数据路径，保障迭代过程精度，避免截断误差。

6.2.2 正交解码流程

输入：DSP 预处理后的理想正交数字矢量（(X=D_{text{COS}}'')，(Y=D_{text{SIN}}')）；

迭代旋转：21 级流水线迭代，逐次逼近目标角度，累计旋转角度(z_n)；

角度输出：(z_n)取绝对值，得到 0°~360° 绝对角度(theta)；

格式转换：将角度转换为 SPI、ABZ、UVW、PWM 等电机控制所需格式。

7 多级校准补偿与性能对比

7.1 校准补偿机制

纳芯微磁编码器内置出厂校准 + 用户在线自校准 + 非线性补偿三级校准机制，全链路消除系统误差。

出厂校准：芯片出厂前，通过高精度测试设备测量并存储失调、增益、正交误差补偿参数至片内 MTP/EEPROM，掉电不丢失；

在线自校准：用户安装后，电机匀速转动 18 圈，芯片自动采集全量程 SIN/COS 信号，计算安装偏心、磁环偏心补偿参数，校准完成后参数自动存储；

非线性补偿：通过多项式拟合，修正 SIN/COS 信号非线性失真，提升全量程线性度。

7.2 AMR 与 TMR 磁编码器性能对比

基于纳芯微量产芯片的实测数据（25℃，3mm 气隙）：

性能参数	AMR（MT6835）	TMR（高端系列）	工程意义
角度分辨率	21bit（0.002°）	24bit（0.00024°）	决定角度测量精细度
静态角度精度	±0.02°	±0.005°	反映测量准确性
解码延迟	＜2μs	＜1μs	适配高速电机实时控制
信噪比（SNR）	95dB	105dB	信号抗干扰能力
温漂	100ppm/℃	50ppm/℃	全温域稳定性
磁阻变化率	2%~5%	＞100%	信号幅值与灵敏度
典型成本	中等	较高	适配不同产品定位

8 结论

纳芯微 AMR/TMR 磁编码器通过正交磁敏电桥生成纯净 SIN/COS 信号、低噪声 AFE 抑制链路干扰、高精度 ADC 保障数字化保真、DSP 预处理校正正交误差、硬件 CORDIC 实现纳秒级解码、多级校准补偿消除系统误差，构建了高分辨率、低延迟、强抗干扰的角度测量体系。

AMR 技术以适中成本、强抗杂散磁场能力，成为通用高精度场景的优选；TMR 技术凭借超高灵敏度、极低噪声与温漂，满足超精密高速控制需求。硬件 CORDIC 算法突破了传统软件解码的延迟瓶颈，使磁编码器可适配最高 120,000rpm 的高速电机控制场景。

未来，随着第三代半导体工艺与智能校准算法的发展，纳芯微磁编码器的信号链噪声抑制能力与 CORDIC 解码精度将进一步提升，为工业自动化、机器人、新能源汽车等领域提供更优质的角度传感解决方案。

要不要我把文中的核心电路参数、CORDIC 迭代配置与校准流程整理成一份可直接套用的工程参数表？

审核编辑 黄宇