TLV320DAC23立体声音频数模转换器：技术解析与应用指南

在当今数字化音频时代，高性能的音频数模转换器（DAC）是实现优质音频回放的关键组件。TLV320DAC23作为一款备受关注的立体声音频DAC，具备诸多出色特性，适用于各类便携式数字音频设备。本文将对TLV320DAC23进行全面解析，为电子工程师在音频设计中提供有价值的参考。

文件下载：TLV320DAC23RHDR.pdf

一、TLV320DAC23概述

TLV320DAC23是一款高性能立体声DAC，集成了丰富的模拟功能。其内部的DAC采用多位Σ - Δ技术，并配备过采样数字插值滤波器。支持16、20、24和32位的数据传输字长，采样率范围从8kHz到96kHz，在音频采样率高达96kHz时，其Σ - Δ调制器采用二阶多位架构，信噪比（SNR）可达100dBA，仅在播放时功耗低于19mW，非常适合便携式数字音频播放器，如MP3播放器等应用。

集成的模拟特性包括带模拟旁路路径的立体声线路输入、带模拟音量控制和静音功能的立体声耳机放大器。耳机放大器在3.3V模拟电源电压下，每通道可向32Ω负载提供30mW功率。模拟旁路路径可在完全绕过DAC的情况下使用立体声线路输入和带模拟音量控制的耳机放大器，为设计带来更大灵活性，例如可集成FM调谐器。

此外，该芯片支持行业标准的过采样率256 (f{S}) 和 (384 f{s}) ，还提供独特的过采样率250 (f{S}) 和272 (f{S}) ，优化了使用TI C54x DSP和USB数据接口的设计中的接口考虑因素。单个12 - MHz晶体即可为DSP、USB和DAC提供时钟。

二、关键特性剖析

2.1 高性能立体声DAC

• 高信噪比：在48kHz下，A加权SNR可达100dB，保证了清晰、纯净的音频质量。
• 电源兼容性：1.42V - 3.6V的数字电源，与TI C54x DSP核心电压兼容；2.7V - 3.6V的模拟电源，与TI C54x DSP缓冲电压兼容。
• 宽采样频率支持：支持8kHz - 96kHz的采样频率，能够满足不同音频应用的需求。
• 软件控制：通过与TI McBSP兼容的多协议串口进行软件控制，支持2线和SPI兼容的串口协议，可与TI McBSP实现无缝接口。

2.2 音频接口特性

• 丰富的接口模式：支持I2S兼容接口，包括标准I2S、MSB或LSB对齐的数据传输，以及音频主/从时序功能，既针对TI DSP进行了优化（250/272 (f{S}) ），也支持行业标准的主/从模式（256/384 (f{S}) ）。
• 多字长支持：支持16/20/24/32位的字长，可根据具体应用灵活选择。

2.3 模拟特性

• 立体声线路输入输出：具备立体声线路输入和输出，以及模拟立体声混音器，可实现DAC和模拟旁路路径的混合。
• 模拟音量控制与静音：提供模拟音量控制和静音功能，方便用户调节音频输出。
• 高效耳机放大器：耳机放大器效率高，在3.3V模拟电源下，可向32Ω负载提供30mW功率。

2.4 功耗与封装

• 低功耗设计：在播放模式下功耗仅18mW，待机功耗小于150μW，掉电功耗小于15μW，有利于延长便携式设备的电池寿命。
• 小尺寸封装：提供多种封装选择，包括TI专有的32引脚MicroStar Junior（仅25 (mm^{2}) 板面积）、28引脚TSSOP（62 (mm^{2}) 板面积）和28引脚QFN（25 (mm^{2}) 板面积），满足不同设计的空间需求。

三、规格参数详解

3.1 电气特性

• 电源电压范围：模拟电源AVDD、HPVDD为2.7V - 3.6V，数字缓冲电源BVDD为2.7V - 3.6V，数字核心电源DVDD为1.42V - 3.6V。
• 输出指标：DAC在负载为10kΩ、50pF时，0dB满量程输出电压为1.0 VRMS。在不同采样率和电源电压下，SNR、动态范围、THD等指标表现出色。例如，在AVDD = 3.3V、fs = 44.1kHz时，A加权SNR可达100dB。
• 耳机输出：耳机输出的0dB满量程输出电压为1.0 VRMS，向32Ω负载提供的最大输出功率为30mW，向16Ω负载提供的最大输出功率为40mW。

3.2 数字接口时序

• 系统时钟：MCLK/XTI的时钟周期为54ns，占空比为40/60% - 60/40%。
• 音频接口：在主模式和从模式下，对BCLK、LRCIN和DIN等信号的时序要求有明确规定，如主模式下DIN的建立时间和保持时间均为10ns。

四、使用指南

4.1 控制接口

• 接口选择：通过MODE引脚选择SPI或2线控制接口，MODE为0时选择2线接口，为1时选择SPI接口。
• SPI模式：SDI传输串行数据，SCLK为串行时钟，CS将数据字锁存到TLV320DAC23中。控制字由16位组成，在SCLK上升沿锁存数据位，第16个上升时钟沿后CS上升沿将数据字锁存到DAC。
• 2线模式：SDI用于串行数据传输，SCLK为串行时钟。起始条件为SDIN在SCLK高电平时的下降沿，随后的七位确定总线上接收数据的设备地址。R/W确定数据传输方向，TLV320DAC23为只写设备，仅在R/W为0时响应。设备作为从设备，地址由CS引脚状态确定。

4.2 模拟接口

• 线路输入：左右声道线路输入（RLINEIN和LLINEIN）具有独立可编程的静音功能。内部偏置到VMID，在静音或待机模式下，使用特殊的抗冲击电路保持偏置，减少重新激活输入时的可听咔嗒声。对于CD系统接口，可使用特定电路将输入信号缩放至1 VRMS。
• 线路输出：两个低阻抗线路输出（LLINEOUT和RLINEOUT）可驱动10kΩ和50pF的负载。DAC满量程输出电压在AVDD = 3.3V时为1.0 VRMS，通过低通滤波器连接到线路输出，多数应用无需额外外部滤波。
• 耳机输出：立体声耳机输出（LHPOUT和RHPOUT）可驱动16Ω或32Ω耳机，具备高质量音量控制和静音功能。音量可在6dB至 - 73dB之间以1dB步进对数调节，写入特定值可静音输出。提供零交叉检测电路，在增益级输入信号接近模拟地电平更新音量控制值，减少音量变化或静音时的可听咔嗒声。

4.3 数字音频接口

• 接口模式：支持右对齐、左对齐、I2S模式和DSP模式四种音频接口模式，均为MSB优先，字宽在16至32位之间（右对齐模式不支持32位）。
• 音频采样率：可工作在主时钟或从时钟模式。主模式下，时钟和采样率从12 - MHz MCLK信号导出；从模式下，通过适当的MCLK或晶体频率以及采样率控制寄存器设置控制。采样率控制寄存器可控制时钟模式和采样率，内部有两个分频器，分别由CLKIN和CLKOUT控制。

五、总结

TLV320DAC23凭借其高性能的音频转换能力、丰富的模拟和数字接口特性、低功耗设计以及多种封装选择，成为便携式数字音频设备设计的理想选择。电子工程师在使用时，需根据具体应用需求，合理配置控制接口、模拟接口和数字音频接口，充分发挥该芯片的优势，实现优质的音频设计。同时，在设计过程中要严格遵循其电气特性和时序要求，确保系统的稳定性和可靠性。你在使用TLV320DAC23进行设计时，遇到过哪些挑战呢？欢迎在评论区分享你的经验。