LP5552评估板：助力电子设计的高效工具

一、引言

在电子设计领域，电源管理是至关重要的一环。对于移动设备处理器的电源管理，TI的LP5552是一款备受关注的产品。本文将详细介绍LP5552评估板的相关内容，包括LP5552芯片概述、评估板特性、连接方式以及PCB布局等方面，希望能为电子工程师们在实际设计中提供有价值的参考。

文件下载：LP5552TLEV.pdf

二、LP5552芯片概述

LP5552是一款符合PWI™2.0标准的能源管理单元，主要用于降低独立移动电话处理器（如基带或应用处理器）的功耗。它具有以下特点：

1. 双开关稳压器：包含两个先进的数字控制开关稳压器，可为处理器核心和内存提供可变电压。
2. 可编程LDO稳压器：集成了5个可编程LDO稳压器，用于为I/O和PLL供电，并在睡眠模式下维持内存保留。
3. PWI 2.0接口控制：通过PWI 2.0开放标准接口进行控制，可与PowerWise™技术兼容的处理器协同工作，根据工艺和温度变化自适应优化电源电压，或通过频率/电压预表征查找表动态优化。

三、评估板概述

3.1 操作模式

LP5552评估板既可以独立运行，也可以连接到主板（如PowerWise评估套件PEK或USB2PWI接口板）运行。评估板随附USB2PWI接口板和图形用户界面（GUI），方便从PC控制LP5552的各项功能。

3.2 默认配置参数

评估板的LP5552默认配置参数如下：	参数	默认电压	电压范围	IOUT
VIN	3.6V	2.7 - 4.8V	-
VCORE1	1.235V	0.6 - 1.235V	800mA
VCORE2	1.235V	0.6 - 1.235V	800mA
VO1	1.2V	0.7 - 2.2V	100mA
VO2	3.3V	1.5 - 3.3V	250mA
VO3	1.25V	0.6 - 1.35V	50mA (High IQ)
VO4	1.25V	0.6 - 1.35V	50mA (High IQ)
VO5	3.3V	1.2 - 3.3V	250mA

需要注意的是，所有稳压器在器件激活后都可以编程设置不同的输出电压。

3.3 电源选择

LP5552可以通过外部电源（工作台电源）供电，也可以从PEK或USB2PWI接口板供电，具体取决于所使用的主板。需要通过跳线“VIN SEL”设置合适的电源源：	跳线	用途	说明
VIN SEL	输入电压选择	MSTR：LP5552由连接的主板供电（默认）；EXT：LP5552由外部电源供电

此外，评估板上还有另外两个跳线：	跳线	用途	说明
JP1	断开指示灯LED和PWROK缓冲器	ON：PWR ON和PWROK指示灯激活（默认）；OFF：缓冲器和LED将保持无电源状态
JP2	断开GPO上拉电阻	ON：10K上拉电阻连接到GPO引脚（默认）；OFF：GPO上拉电阻断开，用于CMOS输出

四、连接方式

4.1 连接到USB2PWI接口板

LP5552评估板可以连接到USB2PWI接口板，通过基于寄存器的简单GUI方便地控制PWI和LP5552的所有功能。具体使用GUI的说明可参考AN - 1653。

4.2 连接到外部控制器

评估板边缘的1x9引脚头提供了与PWI信号环境相关的所有信号。该引脚头主要用于信号检查，也允许外部控制PWI以与LP5552通信。引脚间距为100密耳，引脚功能如下：	引脚	功能	类型	描述
1	GND	GND	接地
2	VIN	输出	VIN检测
3	PWROK	输出	PWROK信号
4	RESETN	输入	VIN：激活；GND：LP5552复位
5	ENABLE	输入	VIN：开启；GND：禁用LP5552
6	SPWI	输入/输出	PWI数据
7	SCLK	输入	PWI时钟
8	VO2	输出	VO2检测
9	GND	GND	接地

外部控制器应在VIN和GND之间驱动ENABLE和RESETN信号，在VO2和GND之间驱动SPWI和SCLK信号。PWROK输出在VIN时为逻辑高电平。

4.3 连接到PEK

PEK专为快速轻松地控制LP5552进行PowerWise接口（PWI）合规性测试而设计。更多信息可参考PEK用户指南。

五、PCB布局考虑

5.1 整体布局

评估板由四层组成，从顶层到底层依次为：顶层（元件面）、接地层、VIN层和底层。由于LP5552是高性能的能源管理单元且封装较小，在将其应用到电路中时需要注意以下几点：

• 芯片的引脚引出应尽可能与示例版图相似。
• DSBGA外圈的所有元件应在元件层布线，其余信号通过微孔在相邻层引出。
• 布局应按以下顺序进行以确保最佳性能：开关稳压器、PowerWise接口、输入电容、LDO输出电容、其他剩余布局。

  5.2 DC/DC降压开关稳压器布局

  这是布局中最关键的部分，由于LP5552的高开关电流和高精度要求，开关稳压器部分的设计应尽量对称。具体步骤如下：

  1. 输入电容放置：首先放置10µF输入电容，尽可能靠近PVDDx和PGNDx引脚。PVDDx（引脚A6和A1）是高端功率FET的电压轨，PGNDx（引脚A4和A3）是低端功率FET的返回路径。这些电容在开关事件期间为电路提供电荷。
  2. 输出电容放置：接着放置10µF输出电容。为了实现LP5552的最佳性能，应保持输入电容、输出电容和PGND引脚的接地紧密耦合。这样可以在输入和输出电容的焊盘之间创建一个通道，方便将开关节点路由到电感器。
  3. 输出磁元件放置：输出磁元件（电感器）的放置应便于开关节点、输出节点和负载的布线。电感器及其相关连接对布局变化的敏感度较低。评估板在开关节点和电感器之间包含一个0欧姆串联电阻，用于在评估板上更方便地进行测量，但在应用电路中不是必需的。
  4. 布线：完成元件放置后，进行相关的布线。将开关节点路由到相关的电感器，然后使用接地多边形或平面将所有电容的接地连接在一起并连接到PGND。最后，路由VIN连接、FBx和RGND触点。FB和RGND线路应紧密匹配，以减少电感环路，确保开关稳压器输出的准确性。

     5.3 PowerWise接口布线

     PowerWise SCLK和SPWI线路应路由到系统中的适当主设备。如果是多主和/或多从系统，需要注意匹配PWI总线各段的走线长度，并确保互连的电气特性不违反PowerWise Interface 2.0规范的限制。

     5.4 输入电容

     设计中应放置和路由额外的输入去耦电容（如评估板中的C5和C6）。虽然不是必须包含额外的旁路电容，但建议添加。所有VIN连接都应有自己的从电源的布线，VIN引脚不应共享过孔或走线，特别是PVDDx引脚应具有独立的电源连接。

     5.5 LDO输出电容

     如果使用LDO稳压器，应将其输出电容尽可能靠近LP5552芯片放置，并使用低阻抗连接以实现最佳性能。如果不使用某个LDO，则无需在设计中放置其输出电容。

六、物料清单

评估板的物料清单详细列出了各个元件的信息，包括元件编号、元件值、型号、封装和制造商等，为工程师在采购和设计时提供了明确的参考。

七、总结

LP5552评估板为电子工程师提供了一个便捷的平台，用于测试和评估LP5552芯片的性能。通过合理的连接和精心的PCB布局，可以充分发挥LP5552的优势，实现高效的电源管理。在实际设计中，工程师们需要根据具体需求和应用场景，灵活运用这些知识，确保设计的可靠性和稳定性。你在使用LP5552评估板的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。