AD8382：高性能12位6通道输出LCD DecDriver芯片解析

在电子设计领域，LCD驱动芯片的性能对于显示效果起着至关重要的作用。今天，我们就来深入了解一下Analog Devices公司的AD8382，这是一款高性能的12位6通道输出DecDriver芯片，广泛应用于LCD模拟列驱动等领域。

文件下载：AD8382.pdf

一、产品特性

高精度与高分辨率

AD8382具备12位输入分辨率，输出经过激光微调，能够提供高精度、高分辨率的电压输出。这使得它在处理图像数据时，能够更精确地还原色彩和细节，为高质量显示提供了基础。

快速响应与高驱动能力

它具有快速的建立时间和高电压驱动能力。在200 pF负载下，建立时间仅需33 ns即可达到0.25%，压摆率高达390 V/µs，输出能够接近电源1.3 V。这种快速响应的特性使得芯片能够及时处理高速变化的图像信号，减少图像延迟和拖影。

高更新率

支持120 Ms/s的快速数据更新率，能够满足高帧率显示的需求，确保图像的流畅性。

灵活逻辑控制

通过STSQ/XFR引脚可以实现多个AD8382的并行操作，INV位可以反转视频信号的极性，同时还具备输出过载保护功能。这些灵活的逻辑控制功能使得芯片在不同的应用场景中能够灵活配置，满足多样化的设计需求。

低功耗与待机功能

静态功耗仅为743 mW，并且包含STBY功能，在待机模式下可以进一步降低功耗，延长设备的续航时间。

电源兼容性

采用3.3 V逻辑电源和9 V至18 V的模拟电源，适用于多种电源系统。

封装形式

采用48引脚7 mm × 7 mm LFCSP封装，体积小巧，便于在紧凑的电路板上布局。

二、产品描述

AD8382提供一个快速的12位锁存抽取数字输入，可驱动六个高压输出。12位输入字依次加载到六个独立的高速双极性DAC中。灵活的数字输入格式允许多个AD8382并行使用，以实现更高分辨率的显示。

STSQ用于同步顺序输入加载，XFR控制同步输出更新，R/L控制加载方向（从左到右或从右到左）。六个通道的高压输出驱动器能够输出接近电源轨1.3 V的电压。输出信号可以进行直流参考、信号反转和对比度调整，以实现最大的灵活性。

该芯片采用Analog Devices的XFHV快速双极性26 V工艺制造，在同一芯片上集成了快速输入逻辑双极性DAC和经过微调的高精度、快速建立、高压、精密驱动放大器。

三、技术参数

电气特性

参数	条件	最小值	典型值	最大值	单位
视频直流性能	-	-5 -3.5	+0.5 2.5 4	-	mV mV mV mV
ΔV	T_MIN到T_MAX DAC代码1500到3200 DAC代码1500到3200 DAC代码2048 DAC代码0到4095	-	-	+5 +3.5 7.5 15	-
反转开关压摆率	20%到80%	-	530	27	V/µs
数据切换建立时间到1%	-	-	22	-	ns
反转开关过冲	-	-	100	200	mV
CLK和数据串扰	-	-	10	-	mV p-p
全敌对串扰幅度	-	-	40	-	mV p-p
视频输出特性	-	-	-	-	-
输出电压摆幅	AVCC – VOH, VOL– AGND	-	1.1	1.3	V
CLK到VID延迟: t9	50%的VIDx	10	12	14	ns
INV到VID延迟: t10	50%的VIDx	10.4	12.4	14.4	ns
输出电流	-	-	100	-	mA
输出电阻	-	-	22	-	Ω
分辨率	-	12	-	-	Bits
数字输入特性	输入tr, tf = 2 ns (10%到90%)	-	-	-	-
最大输入数据更新率	-	120	-	-	Ms/s
数据建立时间: t1	-	0	-	-	ns
STSQ建立时间: t3	-	1	-	-	ns
XFR建立时间: t5	-	1	-	-	ns
数据保持时间: t2	-	3	-	-	ns
STSQ保持时间: t4	-	3	-	-	ns
XFR保持时间: t6	-	3	-	-	ns
CLK高时间: t7	-	3	-	-	ns
CLK低时间: t8	-	2.5	-	-	ns
C_IN	-	-	-	-	pF
I_IH	-	-	0.05	0.8	µA
I_IL - 所有输入除CLK	-	-	0.6	-	µA
I_IL - CLK	-	-	1.2	-	µA
V_IH	-	-	1.6	-	V
V_IL	-	-	-	-	V
V_TH	-	-	-	-	V
参考输入	-	-	-	-	-
V1范围	V2 ≥ (V1 – 0.25 V)	5	-	AVCC – 4	V
V2范围	V2 ≥ (V1 – 0.25 V)	5	-	AVCC – 4	V
V1输入电流	-	-	0.2	-	µA
V2输入电流	-	-	-7.5	-	µA
VREFLO范围	VREFHI ≤ (VREFLO + 2.75 V)	V1 – 0.5	-	AVCC – 1.3	V
VREFHI范围	VREFHI ≤ (VREFLO + 2.75 V)	VREFLO	-	AVCC	V
(VREFHI – VREFLO)范围	-	0	-	2.75	V
VREFHI输入电阻	-	-	20	-	kΩ
VREFLO偏置电流	-	-	-0.2	-	µA
VREFHI输入电流	-	-	125	-	µA
VFS范围	VFS = 2 × (VREFHI – VREFLO)	5.5	-	-	V
电源	-	-	-	-	-
DVCC, 工作范围	-	3	3.3	3.6	V
DVCC, 静态电流	-	23	31	-	mA
AVCC, 工作范围	-	9	-	18	V
总AVCC静态电流	-	43	52	-	mA
STBY AVCC电流	STBY = HIGH	0.15	0.45	-	mA
STBY DVCC电流	STBY = HIGH	3.5	5	-	mA
工作温度范围	-	-	-	-	-
环境温度范围, TA 静止空气	-	0	-	75	°C
环境温度范围, TA5	-	0	-	85	°C
结温范围, TJ 100%测试	-	25	-	125	°C

绝对最大额定值

参数	额定值
电源电压AVCCx到AGNDx	18 V
DVCC到DGND	4.5 V
输入电压	-
最大数字输入电压	DVCC + 0.5 V
最小数字输入电压	DGND – 0.5 V
最大模拟输入电压	AVCC + 0.5 V
最小模拟输入电压	AGND – 0.5 V
内部功耗（LFCSP封装@25°C环境）	3.84 W
工作温度范围	0°C到85°C
存储温度范围	-65°C到 +125°C
引脚温度范围（焊接10秒）	300°C

过载保护

AD8382采用两级过载保护电路，包括输出电流限制器和热关断功能。任何输出的最大电流内部限制为平均100 mA。在视频输出与电源轨（VCC或AGND）之间发生瞬间短路时，输出电流限制能够提供临时保护。当结温达到内部设定的触发点时，热关断功能会使输出放大器“去偏置”，在长时间短路情况下，输出放大器电流会在0 mA和100 mA之间切换，通过限制平均结温来提供长期保护。

散热相关

为确保高可靠性，暴露焊盘必须与AVCC电气连接；为实现优化的热性能，暴露焊盘必须与AVCC平面进行热连接。芯片的最大安全结温约为150°C，长时间超过175°C可能导致器件故障。为确保在指定工作温度范围内工作，需要限制最大功耗。

时序特性

参数	条件	最小值	典型值	最大值	单位
t1, 数据建立时间	tr, tf = 2 ns (10%到90%)	0	-	-	ns
t2, 数据保持时间	-	3	-	-	ns
t3, STSQ建立时间	-	1	-	-	ns
t4, STSQ保持时间	-	3	-	-	ns
t5, XFR建立时间	-	1	-	-	ns
t6, XFR保持时间	-	3	-	-	ns
t7, CLK高时间	-	3	-	-	ns
t8, CLK低时间	-	2.5	-	-	ns
t9, CLK到VIDx延迟	到50%的VIDx	10	12	14	ns
t10, INV到VIDx延迟	到50%的VIDx	10.4	12.4	14.4	ns

四、引脚配置与功能描述

引脚配置

AD8382采用48引脚LFCSP封装，引脚分布如下：	引脚名称	功能描述
DB(0:11)	12位数据输入
CLK	时钟输入
STSQ	启动序列控制，用于启动新的数据加载序列
R/L	左右选择，控制数据加载方向
E/O	奇偶选择，选择有效时钟沿
XFR	数据传输控制，将数据传输到输出
VID0 - VID5	模拟输出，直接连接到LCD面板的模拟输入
V1, V2	参考电压，设置模拟输出的参考电平
VREFHI, VREFLO	满量程参考，设置满量程输出电压
INV	反转控制，控制模拟输出电压的极性
DVCC	数字电源
DGND	数字电源返回
AVCCx	模拟电源
AGNDx	模拟电源返回
BYP	旁路，连接0.1 μF电容到AGND以确保最佳建立时间
STBY	待机控制，高电平时内部电路去偏置，功耗降至最低
EPAD	暴露焊盘，需与AVCC电气和热连接

功能描述

启动序列控制 - 输入数据加载

有效的STSQ控制输入会启动一个新的6时钟加载周期，在此期间，六个输入数据字会依次加载到六个内部通道中。只有当STSQ在前一个有效时钟沿保持高电平时，新的加载序列才会在当前有效时钟沿开始。有效时钟沿由E/O控制定义。

奇偶控制 - 输入数据加载

为了方便12通道单数据总线系统，通过E/O控制输入选择输入数据加载的有效时钟沿。当E/O输入为高电平时，输入数据在时钟上升沿加载；当E/O输入为低电平时，输入数据在时钟下降沿加载。

左右控制 - 输入数据加载

为了实现图像镜像，通过R/L控制设置加载序列的方向。当R/L控制为低电平时，新的加载序列从通道0开始，依次到通道5；当R/L控制为高电平时，从通道5开始，依次到通道0。

XFR控制 - 数据传输到输出

XFR控制用于启动数据传输到输出。当XFR在时钟上升沿保持高电平时，数据会在紧接着的时钟下降沿同时传输到所有输出。

STBY控制 - 待机模式

将STBY输入设置为高电平会使内部电路去偏置，静态功耗降至几毫瓦。将STBY返回低电平时，恢复正常操作。由于模拟和数字电路都被去偏置，待机模式下所有存储的数据都会丢失。

V1, V2输入 - 电压参考输入

两个外部模拟电压参考V1和V2设置输出的电平。当INV输入为低电平时，V1设置代码4095的输出电压；当INV输入为高电平时，V2设置代码4095的输出电压。

VREFHI, VREFLO输入 - 满量程参考输入

这两个模拟输入电压的差值的两倍设置满量程输出电压VFS，即VFS = 2 × (VREFHI - VREFLO)。

INV控制 - 模拟输出反转

当INV为高电平时，输入代码的模拟电压等效值从(V2 + VFS)中减去；当INV为低电平时，加到(V1 - VFS)上。

传输函数

AD8382有两个工作区域，视频输出电压要么高于参考电压V2，要么低于参考电压V1。传输函数定义视频输出电压为数字输入代码的函数： 当INV = HIGH时，VIDx(n) = V2 + VFS × (1 - n / 4095) 当INV = LOW时，VIDx(n) = V1 - VFS × (1 - n / 4095) 其中，n为输入代码，VFS = 2 × (VREFHI - VREFLO)

五、应用模式

6通道系统

根据LCD微显示器的速度，6通道系统适用于高达XGA分辨率的显示，每种颜色需要一个AD8382。在这种系统中，AD8382的输入/输出时序图展示了其工作过程。

12通道系统

12通道奇偶系统

单数据总线系统的特点是图像处理器具有单数据总线输出，每种颜色需要两个AD8382。一个AD8382设置为偶数模式，另一个设置为奇数模式，它们共享相同的数据总线和时钟。

12通道并行系统

双数据总线系统的图像处理器具有两个数据总线输出，每种颜色需要两个AD8382。双数据总线系统中的两个AD8382可以独立设置，每个AD8382的时序图与6通道系统相同。

超过12通道系统

可以将任意数量的AD8382以奇偶对或并行的方式级联，以实现非常高分辨率的系统。

六、VBIAS生成

为了避免图像闪烁，HTPS LCD的像素需要对称的交流电压，并且必须保持至少1 V的偏置电压。AD8382提供两种维持偏置电压的方法：

内部偏置电压生成

标准系统内部生成偏置电压，将最高代码范围保留用于偏置电压，其余代码范围用于视频伽马校正。在这些系统中，AD8382保证了高度的交流对称性。V1和V2输入连接在一起，通常连接到VCOM。

外部偏置电压生成

在需要提高亮度分辨率和更高精度的系统中，V1和V2输入连接到外部电压参考，提供必要的偏置电压VBIAS，同时允许使用完整的代码范围进行伽马校正。为了确保AD8382输出的对称交流电压，VBIAS必须在INV的两种状态下保持恒定，因此V1 = VCOM - VBIAS，V2 = VCOM + VBIAS。