深度剖析MAX194：14位、85ksps ADC的卓越性能与应用

在电子工程师的日常工作中，模拟 - 数字转换器（ADC）是实现信号处理和系统控制等功能的核心组件之一。今天，我们就来深入探讨一款高性能的ADC——MAX194。

文件下载：MAX194.pdf

1. 产品概述

MAX194是一款14位逐次逼近型ADC，它集高速、高精度、低功耗和10µA关断模式等多种优点于一身。内部校准电路能够有效校正线性度和失调误差，确保在整个工作温度范围内保持全额定性能，且无需外部调整。其电容式DAC架构还具备固有的85ksps跟踪/保持功能。该芯片提供单极性（0V至VREF）或双极性（-VREF至VREF）的引脚可选输入范围，并通过独立的模拟和数字电源来减少数字噪声耦合。

2. 关键特性

2.1 高精度

• 真正的14位精度，积分非线性误差（INL）仅为±1/2 LSB，差分非线性误差（DNL）为±1 LSB，能为系统提供精确的数字输出。
• 82dB的信纳比（SINAD），有效减少噪声干扰，提升信号质量。

  2.2 高速转换

• 转换时间仅为9.4µs，能够满足高速数据采集的需求。
• 支持高达5Mbps的串行时钟频率（SCLK），方便快速读取转换结果。

  2.3 低功耗

• 具备10µA的关断模式，可显著降低系统功耗，延长电池续航时间，适用于对功耗敏感的应用场景。

  2.4 灵活的输入范围

  提供单极性和双极性输入范围选择，可根据实际应用灵活调整，增强了芯片的通用性。

  2.5 小封装

  采用16引脚DIP、宽SO和陶瓷侧焊封装，节省电路板空间，便于集成到各种小型化设备中。

3. 引脚配置与功能

MAX194的引脚配置清晰合理，每个引脚都有其特定的功能。例如，BP/UP/SHDN引脚用于选择双极性或单极性输入范围，或使芯片进入关断模式；CLK引脚为转换时钟输入；SCLK引脚用于在转换之间移出数据等。详细的引脚功能描述如下表所示：	引脚	名称	功能
1	BP/UP/SHDN	双极性/单极性/关断输入，0V = 关断，+5V = 单极性，浮空 = 双极性
2	CLK	转换时钟输入
3	SCLK	串行时钟输入，用于在转换之间移出数据，可与CLK异步
4	VDDD	+5V数字电源
5	DOUT	串行数据输出，MSB优先
6	DGND	数字地
7	EOC	转换/校准结束输出，通常为低电平，转换或校准时上升，结束时下降
8	CS	片选输入，低电平有效，使能串行接口和三态数据输出
9	CONV	转换启动输入，低电平有效，转换在CONV下降沿且输入信号采集完成后开始
10	RESET	复位输入，拉低使ADC处于非激活状态，上升沿复位控制逻辑并开始校准
11	VSSD	-5V数字电源
12	REF	参考输入，0至5V
13	AIN	模拟输入，单极性0至VREF，双极性±VREF
14	AGND	模拟地
15	VSSA	-5V模拟电源
16	VDDA	+5V模拟电源

4. 工作原理与详细描述

4.1 转换过程

MAX194采用逐次逼近寄存器（SAR）将模拟输入转换为14位数字代码，并以串行数据流的形式输出。数据位可以在转换期间以CLK时钟速率读取，也可以在转换之间以SCLK速率（最高5Mbps）异步读取。其电容式数模转换器（DAC）提供固有的跟踪/保持输入，接口和控制逻辑设计便于与大多数微处理器连接，减少了外部组件的需求。

4.2 校准机制

为了确保高精度的转换，MAX194采用了校准机制。在理想情况下，与数据位相关的每个电容器的值应为下一个较小电容器值的两倍，但实际中由于工艺限制难以实现。因此，芯片采用了两个电容阵列，并通过电容耦合来降低LSB阵列的有效值，同时对MSB阵列中的电容器进行生产微调以减少误差。此外，芯片还为MSB阵列中的每个电容器配备了校准DAC，通过电容耦合到主DAC输出，并根据其数字输入的值来补偿主DAC的输出误差。校准数据以数字形式存储，无需频繁转换来维持精度，在电源上电时会自动进行校准，也可以通过将RESET引脚拉低再拉高来手动触发校准。

5. 应用信息

5.1 参考电压

MAX194的参考电压范围为0V至VDDA，选择参考电压时需要考虑芯片的等效输入噪声（单极性模式为40µVRMS，双极性模式为80µVRMS），且VREF不能超过其绝对最大额定值（VDDA + 0.3V）。为了实现芯片的额定性能，参考源必须呈现低阻抗，可通过运算放大器缓冲参考电压，并使用大电容（1µF至47µF）和陶瓷电容（0.1µF）并联旁路REF输入。不同的应用场景对参考源的精度要求不同，如在比率测量中，相对无噪声且低阻抗的电压即可作为参考；而对于需要高精度的应用，则需要选择如MAX6241这样具有低漂移和高稳定性的参考源。

5.2 输入保护

REF和AIN信号不应超过MAX194的电源轨，若可能出现超压情况，可使用二极管将信号钳位到电源轨，并可搭配10Ω限流电阻。但需注意正确放置旁路电容，避免形成RC低通滤波器导致线性误差。

5.3 模拟输入

芯片采用电容式DAC提供固有跟踪/保持功能，输入阻抗在单极性模式下通常为30Ω串联250pF，双极性模式下为50Ω串联125pF。输入信号的采集和建立需要四个转换时钟周期，大多数应用需要输入缓冲放大器，且在信号多路复用的情况下，应在转换开始附近切换输入通道，以确保缓冲放大器有足够的时间响应信号变化。同时，为了减少数字噪声对转换结果的影响，需要在输入引脚处提供低阻抗，可通过旁路电容或使用具有宽带宽的放大器进行缓冲。

6. 操作模式与接口

6.1 模式1：同步转换与数据传输

在这种模式下，每个数据位在转换过程中被实时读取，SCLK接地，CLK同时作为转换时钟和串行数据时钟。通过监测EOC信号可以确定校准和转换的完成情况，但在某些情况下也可以忽略EOC信号。数据在CLK的下降沿从MAX194输出，可以在CLK的上升沿或下一个下降沿输入到微处理器，但需要注意时钟频率的限制，以免超过芯片的电气特性要求。

6.2 模式2：异步数据传输

此模式使用转换时钟（CLK）和串行时钟（SCLK），串行数据在转换之间输出。虽然这种模式在高CLK速率下会降低最大吞吐量，但对于某些应用可能更方便。通过使用OR门同步启动信号和异步CLK，并通过监测EOC信号确定转换结果的可用性，数据在SCLK的下降沿从MAX194输出，根据SCLK速率的不同，可以选择在SCLK的上升沿或下一个下降沿将数据输入到微处理器。

7. 电源、布局与接地

为了确保系统的最佳性能，建议使用具有独立模拟和数字接地平面的印刷电路板，并在低阻抗电源源和MAX194处将两个接地平面连接在一起。如果模拟和数字电源来自同一源，应使用低值电阻（10Ω）隔离数字电源和模拟电源。同时，要注意电源的施加顺序，先施加VDDA和VSSA，再施加VDDD和VSSD，最后施加AIN和REF。在电路板布局上，应尽量将数字和模拟信号线分开，避免平行布线，交叉时应采用直角方式。此外，需要对VDDA和VSSA电源进行旁路处理，使用0.1µF电容与1µF或10µF低ESR电容并联，以减少高频噪声对高速比较器的影响。

8. 关断模式

MAX194可以通过将BP/UP/SHDN引脚拉低进入关断模式，此时功耗可降低至10µW（最大100µW）。在转换之间短时间关闭转换器可以实现显著的功耗节省，且在关断时间较短的情况下，无需进行复位（校准）操作。但在关闭芯片之前，需要停止CLK，避免产生短时钟脉冲影响内部校准数据。转换器从关断状态唤醒并稳定所需的时间取决于可接受的额外误差，对于0.1LSB的额外误差，3.2µs的稳定时间即可，而对于小于0.05LSB的误差，则需要20µs的稳定时间。

9. 动态性能

MAX194具有高速采样能力、85ksps的吞吐量和较宽的动态范围，非常适合AC应用和信号处理。通过快速傅里叶变换（FFT）测试技术，可以保证芯片在额定吞吐量下的动态频率响应、失真和噪声性能。

9.1 信噪比和有效位数

信噪比（SNR）是衡量ADC性能的重要指标之一，它表示输入信号的RMS幅度与其他输出信号的RMS幅度之比。MAX194的理论最小噪声由量化误差引起，对于14位的ADC，理论上最大SNR为86dB。通过测量得到的信纳比（SINAD）可以计算出芯片的有效位数，反映了芯片在实际应用中的分辨率。

9.2 总谐波失真

当输入纯正弦波时，ADC的AC积分非线性（INL）会导致采样输出数据中出现输入频率的谐波。总谐波失真（THD）是所有谐波的RMS和与基频的RMS幅度之比，反映了芯片的线性度。在MAX194中，失真主要由AIN采样开关的导通电阻随输入电压的变化引起，这会导致AC信号的时间延迟变化，从而在中等高频下产生显著的失真。

9.3 无杂散动态范围

无杂散动态范围是基频的RMS幅度与下一个最大频谱分量的幅度之比，通常该峰值出现在输入频率的某个谐波处。它反映了芯片抑制杂散信号的能力，是衡量ADC动态性能的重要指标之一。

10. 总结

综上所述，MAX194以其高精度、高速转换、低功耗和灵活的输入范围等优点，在便携式仪器、工业控制、音频处理、机器人、医疗信号采集和数字信号处理等领域具有广泛的应用前景。在实际应用中，电子工程师需要根据具体的需求合理选择参考源、输入保护电路和操作模式，同时注意电路板的布局和电源管理，以充分发挥MAX194的性能优势。你在使用类似ADC芯片时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。