SiC MOSFET 短路行为解析与英飞凌保护方案探讨-电子发烧友网

在设计常见的DCDC或DCAC等电路时，我们经常遇到需要桥臂直通保护的要求。IGBT通常具有5~10us的短路耐受时间，足以应付大部分短路工况。然而，对于SiC MOSFET器件来说，问题变得复杂了。因为在相同的电流等级下，SiC MOSFET的短路耐受时间通常比IGBT小很多。这主要是因为SiC MOSFET的芯片尺寸比传统的硅基器件小很多，同时非常薄的外延层使得发热位置更加集中。这给短路保护设计带来了巨大的挑战，即使是微小的系统设计差异也会显著影响SiC MOSFET器件的短路表现。

本文中，我们将通过实验测试来研究如何运用驱动芯片的退饱和功能（DESAT）来做桥臂直通保护。具体来说，我们将探讨哪些因素会影响保护响应时间，以及如何优化短路关断过程中的过压问题。值得注意的是，我们的所有测试，都是基于Ⅰ类短路工况，关断动作都是由驱动芯片1ED3330MC12M本身触发的，而不是受驱动信号脉宽的限制。

实验测试平台搭建

既然要做短路的讨论，首先选用的SiC MOSFET本身得有一定的短路能力，比如英飞凌的CoolSiC G2单管器件在规格书中标称，在门极电压为15V下时具有2us的短路耐受时间，具体测试条件如下表所示。但是大家在实际使用中门极电压往往会用到18V而不是15V，因此，本文将通过具体实验的方式来展开SiC MOSFET在门极电压为18V时的短路能力的探索，有一点要注意的是，由于目前没有批量数据作为极值的界定依据，因此测试结论仅供实际应用参考。

本次实验选择了英飞凌的IMZC120R012M2H作为被测器件，驱动板使用的是EVAL-1ED3330MC12M-SiC（文章参考：新品 | 采用半桥架构的 1ED3330MC12M 隔离式栅极驱动的评估板设计），这块板子上的隔离电源使用了2EP130R作为变压器驱动器，包含全桥MOS输出结构，可以通过调整专门的占空比引脚上的电阻值来实现不同隔离驱动电压的组合（文章参考：《新品 | 频率和占空比可调的驱动电源用全桥变压器驱动器评估板》）。母排使用了英飞凌专门给双脉冲测试插拔适配的评估板EVAL-DCLINK-DPT。两者图片如下：

点击图片可放大查看

1ED3330MC12M是英飞凌具有DESAT保护的新款隔离型驱动芯片，输出电流能力达到+12A/-13A；带米勒预驱钳位，能实现最高20A的米勒电流钳位水平；短路的报错响应迅速，延时最大200ns；是高压SiC MOSFET的理想搭档。

实验测试结果与现象分析

平台搭好后，我们将依次来看哪些因素可能影响短路行为的表现。它们分别是门极正电压，门极负电压，母线电压以及短路时间。所有的波形图中，绿色（通道4）为VGS，蓝色（通道3）为VDS，红色（通道2）为IDS，土黄色（F1）是示波器积分计算的损耗。

结论一：门极正电压越高，短路电流越大，损耗也越大。如图1和图2所示，门极18V下的短路电流，比门极15V下增加了30%多，损耗增加了20%多。

图1. VGS=-3V/+15V，VBUS=800V，IDSmax=927A，VDSmax=1127V，ESC=342.46mJ

图2. VGS=-3V/+18V，VBUS=800V，IDSmax=1240A，VDSmax=1270V，ESC=422.96mJ

从上面两幅图的结果来看，由于短路保护响应时间都在1us内，关断时电应力比较大，有超出1200V的情况。而解决方案将在结论四里分析。

结论二：门极负电压越低，对短路表现影响很小。短路电流略有增大，但损耗却略有减小。这是由于门极负压更低的话会导致短路电流开始上升段的的di/dt有所增大，最终短路保护响应时间却变短了一点点。下面这幅图可以和图1的波形比较来看。

图3. VGS=-5V/+15V，VBUS=800V，IDSmax=960A，VDSmax=1163V，ESC=338.57mJ

结论三：母线电压的提升会导致短路损耗增加，但短路电流大小几乎不变，超过母线电压平台的尖峰量也几乎一致，Δ值都是350V左右。图4的波形是600V下测的，和图1的800V相同门极条件下的短路情况作对比，损耗降低了30%多。

图4. VGS=-3V/+15V，VBUS=600V，IDSmax=938A，VDSmax=937V，ESC=228.31mJ

结论四：合理地控制短路保护响应时间是能有效关断短路电流的一个关键点。一般来说，在相同的客观条件下，短路时间越长，损耗越大，芯片由于热失效的风险就越大。英飞凌SiC MOSFET芯片在短路表现上的好处是开通很快，电流能很快到达峰值，到达峰值之后电流就开始下降，这样不仅可以为短路争取到更长的时间，同时由于关断时电流更小使得关断的过压也更低更安全。后面的波形图中，示波器通道1是驱动芯片DESAT脚上的波形，滤波的电容是100pF的，虽然芯片内部的恒流源是500uA的，但这个电容上电压上升的速度可能远大于这个电流源的充电时间且并非是完全线性的，而是呈现先快后慢的趋势，前面有一段充电非常快的是由于VDS在那段的dv/dt通过退饱和电路中的二极管结电容来充电，后面慢的是主要是500uA电流源的充电影响。

图5. 退饱和检测典型电路

如果这个阶段对电容充电能量足够多的话，会大大减少一类短路保护响应时间，降低短路损耗。当然也可能带来一些风险，比如时间太短，那么在关断时电流值可能比较大，则di/dt就高，由于系统里有杂散电感的存在，从而引起非常高的DS电压尖峰。所以适当地延长短路持续时间有助于降低关断时DS过压。和前面图1的波形对比，图6的短路时间增加到1.7us后电压尖峰值从1127V降到了997V。但此时的短路损耗增加到了820.6mJ。

图6. VGS=-3V/+15V，VBUS=800V，IDSmax=935A，VDSmax=997V，ESC=820.6mJ，tSC=1.7us

结论五：影响短路保护响应时间的因素很多，而且大都还需要在实际的电路中进行调试。包括母线电压，系统回路的寄生电感，DESAT脚并联的滤波电容，PCB布线在DESAT脚产生的寄生电容，以及DESAT功能所使用的阻断电压的二极管。对于最后一个因素，建议设计时保留两个串联的二极管位置，如图5红圈里的二极管位置。因为结电容越串越小，使用两个二极管对比一个二极管产生的分布电流会小一半。考虑这个二极管成本，即使在SiC的开关电路里往往也只使用高压硅基的超快二极管，如果使用SiC二极管的话，那么即使单独使用一个，结电容也够小。这个二极管上的结电容越小，那么由iC=C*(dv/dt)可知，dv/dt通过二极管结电容产生的分布电流也越小，短路时间会变大。请参考图7和图8。然而短路时间大好还是小好不能简单的一概而论，大了能降低过压尖峰，小了能降低能量损耗。所以从实际经验看，在确保不过压的情况下，建议短路时间设置得越小越好。