MAX11634 - MAX11637：12位300ksps ADC的全面解析

在硬件设计领域，模拟 - 数字转换器（ADC）是连接现实世界模拟信号与数字系统的关键桥梁。今天，我们就来深入探讨MAXIM公司的MAX11634 - MAX11637系列12位300ksps ADC，看看它在性能、特性和应用方面有哪些独特之处。

文件下载：MAX11634.pdf

一、概述

MAX11634 - MAX11637是一系列串行12位ADC，具备内部参考和真正的差分跟踪/保持功能。它们适用于温度控制、过程控制和监测等多种应用场景。该系列器件具有片上FIFO、扫描模式、内部时钟模式、内部平均和AutoShutdown™等特性，最大采样率可达300ksps（使用外部时钟）。

产品型号与特性

• 通道数量：MAX11636/MAX11637有8个输入通道，MAX11634/MAX11635有4个输入通道。
• 供电电压：可使用+3V或+5V电源供电。
• 封装形式：采用16引脚QSOP封装。
• 工作温度范围：-40°C至+85°C。

二、特性亮点

1. 模拟多路复用器与差分跟踪/保持

该系列ADC支持8/4通道单端输入和4/2通道真正差分输入，可处理单极性或双极性输入信号。这种设计能够有效消除共模直流偏移和噪声，提高信号处理的准确性。

2. 单电源供电

不同型号对电源电压的要求有所不同，MAX11635/MAX11637的供电范围为2.7V至3.6V，MAX11634/MAX11636为4.75V至5.25V，为设计提供了一定的灵活性。

3. 外部参考

支持1V至VDD的外部参考电压，方便根据实际需求进行配置。

4. 16项先进先出（FIFO）

内部的FIFO缓冲区可容纳多达16个ADC结果，允许ADC处理多个内部时钟转换，而无需占用串行总线，提高了数据处理效率。

5. 扫描模式、内部平均和内部时钟

具备扫描模式和内部平均功能，可提高测量的准确性。内部时钟在时钟模式00、01和10下有效，时钟速度可达10MHz。

6. 高精度

在整个温度范围内，积分非线性（INL）和差分非线性（DNL）均为±1 LSB，无漏码，保证了测量的高精度。

7. 小封装

采用16引脚QSOP小封装，节省了电路板空间，适合对空间要求较高的应用。

三、电气特性

1. 绝对最大额定值

• 电源电压：VDD至GND为 - 0.3V至+6V。
• 引脚电压：CS、SCLK、DIN、EOC、DOUT至GND为 - 0.3V至(VDD + 0.3V)；AIN0 - AIN5、REF - /AIN6、CNVST/AIN7、REF + 至GND为 - 0.3V至(VDD + 0.3V)。
• 最大引脚电流：任何引脚的最大电流为50mA。
• 功耗：在TA = +70°C时，QSOP封装（单层板）的连续功耗为667mW（+70°C以上以8.3mW/°C降额）。
• 温度范围：工作温度范围为 - 40°C至+85°C，存储温度范围为 - 60°C至+150°C，结温为+150°C，焊接温度（回流）为+260°C。

2. 直流精度

• 分辨率：12位。
• 积分非线性（INL）：±1.0 LSB。
• 差分非线性（DNL）：在整个温度范围内无漏码，±1.0 LSB。
• 偏移误差：±0.5至±4.0 LSB。
• 增益误差：±0.5至±4.0 LSB。
• 偏移误差温度系数：±2 ppm/°C FSR。
• 增益温度系数：±0.8 ppm/°C。
• 通道间偏移匹配：±0.1 LSB。

3. 动态特性

• 信噪比加失真（SINAD）：MAX11635/MAX11637为71dB，MAX11634/MAX11636为73dB。
• 总谐波失真（THD）：MAX11635/MAX11637为 - 80dBc，MAX11634/MAX11636为 - 88dBc。
• 无杂散动态范围（SFDR）：MAX11635/MAX11637为81dBc，MAX11634/MAX11636为89dBc。
• 互调失真（IMD）：fIN1 = 29.9kHz，fIN2 = 30.2kHz时为76dBc。
• 全功率带宽：-3dB点为1MHz。
• 全线性带宽：S/(N + D) > 68dB时为100kHz。

4. 转换速率

• 上电时间：外部参考为0.8µs，内部参考为65µs。
• 采集时间：0.6µs。
• 转换时间：内部时钟为3.5µs，外部时钟为2.7µs。
• 外部时钟频率：数据I/O为10MHz。
• 孔径延迟：30ns。
• 孔径抖动：< 50ps。

5. 模拟输入

• 输入电压范围：单极性为0至VREF，双极性为 - VREF/2至+VREF/2。
• 输入泄漏电流：VIN = VDD时为±0.01至±1µA。
• 输入电容：采集时间内为24pF。

6. 内部参考

• 输出电压：MAX11634/MAX11636为4.024至4.168V，MAX11635/MAX11637为2.48至2.52V。
• 温度系数：MAX11634/MAX11636为±20ppm/°C，MAX11635/MAX11637为±30ppm/°C。
• 输出电阻：6.5kΩ。
• 输出噪声：200µVRMS。
• 电源抑制比（PSRR）： - 70dB。

7. 外部参考输入

• REF - 输入电压范围：0至500mV。
• REF + 输入电压范围：1.0V至VDD + 50mV。
• REF + 输入电流：在不同条件下为±0.1至±5µA。

8. 数字输入

• 输入电压低（VIL）：MAX11634/MAX11636为0.8V，MAX11635/MAX11637为VDD x 0.3V。
• 输入电压高（VIH）：MAX11634/MAX11636为2.0V，MAX11635/MAX11637为VDD x 0.7V。
• 输入滞后（VHYST）：200mV。

9. 数字输出

• 输出电压低（VOL）：ISINK = 2mA时为0.4V，ISINK = 4mA时为0.8V。
• 输出电压高（VOH）：ISOURCE = 1.5mA时为VDD - 0.5V。
• 三态泄漏电流（IL）：CS = VDD时为±0.05至±1µA。
• 三态输出电容（COUT）：CS = VDD时为15pF。

10. 电源要求

• 电源电压：MAX11634/MAX11636为4.75至5.25V，MAX11635/MAX11637为2.7至3.6V。
• 电源电流：不同模式下有所不同，例如在内部参考且fSAMPLE = 300ksps时，MAX11635/MAX11637为1750至2000µA，MAX11634/MAX11636为2300至2550µA。
• 电源抑制（PSR）：在不同电源电压和满量程输入下为±0.2至±1.4mV。

四、引脚配置与功能

1. 引脚配置

该系列器件采用16引脚QSOP封装，不同引脚具有不同的功能，具体如下：	引脚	MAX11634/MAX11635	MAX11636/MAX11637	名称	功能
1 - 4	—	—	AIN0 - AIN3	模拟输入
5, 6	—	—	N.C.	无连接
7	—	—	REF -	外部差分参考负输入
8	—	—	CNVST	低电平有效转换启动输入
9	9	9	REF +	正参考输入，需用0.1µF电容旁路至GND
10	10	10	GND	接地
11	11	11	VDD	电源输入，需用0.1µF电容旁路至GND
12	12	12	CS	低电平有效芯片选择输入
13	13	13	SCLK	串行时钟输入
14	14	14	DIN	串行数据输入
15	15	15	DOUT	串行数据输出
16	16	16	EOC	低电平有效转换结束输出
—	1 - 6	—	AIN0 - AIN5	模拟输入
—	7	—	REF - /AIN6	外部差分参考负输入/模拟输入6
—	8	—	CNVST /AIN7	低电平有效转换启动输入/模拟输入7

2. 引脚功能详解

• 模拟输入引脚（AIN）：用于连接模拟信号源，可配置为单端或差分输入。
• 参考引脚（REF + 和REF - ）：提供参考电压，REF + 需用0.1µF电容旁路至GND。
• 控制引脚（CS、SCLK、DIN、CNVST）：CS用于选择芯片，SCLK为串行时钟，DIN用于输入数据，CNVST用于启动转换。
• 输出引脚（DOUT、EOC）：DOUT输出串行数据，EOC指示转换结束。

五、转换器操作

1. 转换技术

MAX11634 - MAX11637采用全差分逐次逼近寄存器（SAR）转换技术和片上跟踪/保持（T/H）模块，将温度和电压信号转换为12位数字结果。支持单端和差分配置，单端模式为单极性信号范围，差分模式为双极性或单极性范围。

2. 输入带宽

ADC的输入跟踪电路具有1MHz的小信号带宽，可通过欠采样技术对高速瞬态事件进行数字化，并测量带宽超过ADC采样率的周期性信号。但为避免高频信号混叠到感兴趣的频带，需要对输入信号进行抗混叠预滤波。

3. 模拟输入保护

内部ESD保护二极管将所有引脚钳位到VDD和GND，允许输入信号在(GND - 0.3V)至(VDD + 0.3V)范围内摆动而不损坏。但为了在满量程附近进行准确转换，输入信号不得超过VDD 50mV或低于GND 50mV。如果非通道模拟输入电压超过电源电压，需将输入电流限制在2mA以内。

4. 3线串行接口

该系列器件具有与SPI/QSPI和MICROWIRE设备兼容的串行接口。对于SPI/QSPI，CPU串行接口需运行在主模式以生成串行时钟信号。SCLK频率应选择10MHz或更低，并将时钟极性（CPOL）和相位（CPHA）设置为相同值。器件可在SCLK空闲高或低电平下工作，即CPOL = CPHA = 0或CPOL = CPHA = 1。CS低电平用于在SCLK上升沿锁存DIN的输入数据，DOUT的输出数据在SCLK下降沿更新。双极性真正差分结果以补码格式提供，其他结果以二进制格式提供。

5. 单端/差分输入

通过写入设置寄存器，可将模拟输入配置为差分或单端转换。单端转换内部参考GND，差分模式下T/H采样两个模拟输入之间的差值，消除共模直流偏移和噪声。

6. 单极性/双极性模式

通过设置寄存器的位1和0可选择单极性和双极性模式。单极性模式下，差分输入范围为0至VREF；双极性模式下，差分输入范围为±VREF/2。单端模式下，器件始终工作在单极性模式，模拟输入内部参考GND，满量程输入范围为0至VREF。

7. 真正差分模拟输入T/H

输入架构的等效电路显示，在跟踪模式下，正输入电容连接到单端模式的AIN0 - AIN7（或差分模式的AIN0、AIN2、AIN4、AIN5、AIN6），负输入电容连接到单端模式的GND（或差分模式的AIN1、AIN3、AIN5、AIN6、AIN7）。对于外部T/H定时，可使用时钟模式01。T/H进入保持模式后，将采样的正、负输入电压之差进行转换。信号采集所需的时间取决于输入电容的充电速度，输入信号源阻抗高时，采集时间会延长。

8. 内部FIFO

内部FIFO缓冲区可容纳多达16个ADC结果，允许ADC处理多个内部时钟转换而不占用串行总线。如果FIFO已满且在未读取FIFO的情况下请求进一步转换，最旧的ADC结果将被新结果覆盖。每个结果包含2个字节，MSB前有四个前导零。CS下降沿后，最旧的可用数据字节在DOUT以MSB优先输出。FIFO为空时，DOUT为零。

9. 内部时钟

器件由内部振荡器驱动，其精度在4.4MHz标称时钟速率的10%以内。内部振荡器在时钟模式00、01和10下有效，数据读取时钟速度可达10MHz。

六、应用信息

1. 寄存器描述

MAX11634 - MAX11637通过SPI/QSPI兼容的串行接口在内部寄存器和外部电路之间进行通信。相关寄存器包括转换寄存器、设置寄存器、平均寄存器、复位寄存器、单极性寄存器和双极性寄存器，具体功能可参考相关表格。

2. 转换时间计算

转换时间的计算取决于多个因素，如每个样本的转换时间、每个结果的样本数、每次扫描的结果数以及是否使用外部参考。不同时钟模式下的转换时间计算方法不同，具体公式如下：

• 时钟模式00和10：总转换时间 = tCNV x nAVG x nRESULT + tRP，其中tCNV = tACQ(MAX) + tCONV(MAX)，nAVG为每个结果的样本数（平均量），nRESULT为请求的FIFO结果数，tRP为内部参考唤醒时间（内部参考已上电或使用外部参考时为零）。
• 时钟模式01：总转换时间取决于CNVST保持低电平或高电平的时间，包括打开内部参考所需的时间。
• 外部时钟模式（CKSEL1, CKSEL0 = 11）：转换时间取决于SCLK周期和每组八个SCLK周期之间CS保持高电平的时间。

3. 转换寄存器

通过写入转换寄存器可选择活动模拟输入通道和扫描模式。在时钟模式10或11下，通过写入转换寄存器请求扫描；在时钟模式00或01下，通过向CNVST引脚施加低脉冲请求扫描。如果在已配置为CNVST或REF - 的通道上请求转换，则不会执行转换。

七、总结

MAX11634 - MAX11637系列ADC凭借其高精度、多通道、灵活的配置和低功耗等特性，在系统监控、数据采集、工业控制、患者监测等多个领域具有广泛的应用前景。作为电子工程师，在设计相关系统时，需要根据具体需求合理选择型号，充分利用其各项特性，以实现最佳的性能和可靠性。你在使用这类ADC时遇到过哪些问题呢？欢迎在评论