0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Chiplet,如何助力HPC?

颖脉Imgtec 2026-02-26 15:15 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

本文转自:半导体产业纵横

小芯片架构代表了芯片设计和集成方式的根本性变革。

随着传统芯片架构在功耗、散热和空间方面逼近物理极限,一种新型架构正在兴起,有望为高性能计算(HPC)开辟一条新的发展道路。这种架构被称为小芯片架构(chiplet architecture),它能够以更低的成本提供比单芯片处理器更高的性能,同时能耗降低高达10倍。这些优势使得小芯片架构在未来高性能计算和人工智能AI)工作负载的驱动方面具有潜在优势。

小芯片架构代表了芯片设计和集成方式的根本性变革。如今,大多数半导体制造商设计大型单片芯片,称为片上系统(SoC),将所有必要的组件——例如处理器内核、内存、I/O驱动器信号处理器等——集成到单个芯片上。虽然这些组件可能来自不同的供应商,但芯片制造商有责任确保它们能够协同工作。随着芯片尺寸的增大,制造成本也会增加,芯片良率则会下降。

为了利用传统的单芯片进行扩展(或横向扩展),数据必须离开芯片,通过互连传输到其他芯片。如今,随着人工智能工作负载的不断增长,客户在进行人工智能训练或推理时,必须将大量数据从一个芯片传输到另一个芯片。传输这些庞大的数据集需要消耗大量电力,并产生巨大的热量,这两点都必须通过系统级的电源和冷却系统来解决。

芯片级互连架构以不同的方式解决尺寸缩放问题。它并非将组件直接焊接在芯片上,而是将这些组件插入埋藏在基板中的标准互连线。通用芯片级互连高速标准(UCIe)于2022年推出,并得到了英特尔AMDArm、谷歌云、Meta、微软、高通三星和台积电的支持。UCIe提供了一种分层架构,可与其他互连标准(例如PCIe、CXL、NVLink和UALink)兼容。

这种小芯片架构带来了几个明显的优势。首先,它允许用户将芯片组紧密排列,并通过UCIe连接,从而减少数据传输(进而降低功耗)。小芯片架构赋予用户更大的灵活性,允许用户在系统的特定位置采用特定的处理器,从而更好地平衡性能和成本,而不是被迫使用芯片制造商预先集成到芯片上的组件。

小芯片架构也带来了制造方面的优势。较大的芯片尺寸意味着更高的缺陷率,从而降低良率。由于芯片组将各个组件以零散的方式连接起来,因此可以轻松更换有缺陷的组件。这也有助于降低厂商锁定,使用户能够根据自身需求选择最合适的组件。

Cadence Design Systems公司负责芯片制造商使用的软件的芯片和IP解决方案高级总监Mick Posner表示,芯片组的根本优势在于其封装级缩放方法。“任何时候,芯片之间的通信,即使芯片彼此相邻,都会造成延迟和功耗方面的影响,”Posner说。“因此,在封装内部,效率和性能都会大大提高。”他说,芯片组可扩展性优势的核心在于它能够突破光刻限制。

“实际上,你并不是把一个大型的整体设计分割成更小的部分,”Posner告诉HPCwire。“这在10年前或许是起步阶段。但现在,芯片组技术可以实现封装级的扩展,从根本上来说,它创造出的系统规模远超单个整体芯片所能容纳的。”Posner表示,虽然芯片组适用于所有领域,但高性能计算领域正在引领普及,因为他们已经触及了当前芯片设计的物理极限。

“如今,封装光罩尺寸相同的芯片组合在一起,带来了性能可扩展性和更高的效率,因为不再采用传统的、功耗高的标准芯片间接口,而是转向像UCIe这样的芯片间接口,这种接口的功耗特性要好得多,”Posner说道。“你正在使用一套标准设计的芯片构建模块来构建系统。”

芯片组技术对于超级计算机来说并不新鲜,目前该概念已被应用于百亿亿次级系统中。橡树岭国家实验室的Frontier超级计算机就采用了基于芯片组的设计,并使用了AMD EPYC “Trento” CPU

人工智能的蓬勃发展迫使计算机制造商另辟蹊径,以满足市场对性能的需求。在半导体领域,像英伟达这样的制造商一直在突破光刻技术的极限,而光刻技术的极限是由在晶圆上蚀刻电路的光刻机的物理能力决定的。英伟达还设计了“超级芯片”,将两个GPU和一个CPU集成在单个芯片上,以获得更强大的处理能力;而其他芯片制造商,例如Cerebras,则开始生产超大尺寸的芯片。

Cadence产品营销总监Mayank Bhatnaga表示,小芯片架构为AI和HPC站点提供了另一种提供所需处理能力的方式,而无需像围绕单一需求那样完全重新设计系统。如今的小芯片架构也支持三维设计,使组件制造商能够堆叠组件,从而实现更高的计算密度、更低的数据延迟和更低的功耗。当然,这也带来了更高的成本、更复杂的结构和更大的散热需求。

标准对于确保A公司生产的产品能够与B公司生产的产品兼容至关重要。Chiplet社区和市场虽然仍处于发展初期,但其核心力量稳固,发展势头强劲。Bhatnaga表示,采用UCIe是建立芯片组标准的核心,因此也是扩大芯片组社区规模和范围的关键。他还指出,芯片社区中有些人对采用UCIe持谨慎态度。他说,供应商希望确保他们在UCIe上的投资能够获得回报。

“UCIe的普及对芯片市场来说确实是一件好事,”Bhatnaga说道。“随着UCIe的普及,人们相信,如果他们在芯片上使用UCIe,以后也能在其他项目中与其他合作伙伴一起使用。这确实很有帮助。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    463

    文章

    54630

    浏览量

    470895
  • HPC
    HPC
    +关注

    关注

    0

    文章

    351

    浏览量

    25105
  • chiplet
    +关注

    关注

    6

    文章

    501

    浏览量

    13670
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Chiplet双向互连如何优化BER分析

    Chiplet互连正把系统设计推向一个更苛刻的边界:既要更高带宽,也要更低功耗,还要把链路误码率压到极低水平。问题在于,传统瞬态仿真虽然准确,却很难支撑超低BER目标下的大量设计迭代;而过度简化
    的头像 发表于 05-18 13:47 111次阅读
    <b class='flag-5'>Chiplet</b>双向互连如何优化BER分析

    Chiplet,正在改变芯片制造

    本文转自:半导体行业观察Chiplet带来的改变远不止架构,它们还在改变芯片的制造方式。随着行业从平面SoC向多芯片系统转型,工程挑战不再局限于单个芯片的边缘。性能、可靠性和良率如今取决于多个芯片
    的头像 发表于 05-15 14:59 112次阅读
    <b class='flag-5'>Chiplet</b>,正在改变芯片制造

    HPC系列高性能微控制器:特性、参数与应用解析

    HPC系列高性能微控制器:特性、参数与应用解析 在电子工程领域,高性能微控制器是众多项目的核心组件,它们的性能直接影响着整个系统的运行效率和稳定性。National Semiconductor推出
    的头像 发表于 04-19 10:45 267次阅读

    拥抱Chiplet,大芯片的必经之路

    本文转自:半导体行业观察随着传统芯片架构在功耗、散热和空间方面逼近物理极限,一种新型架构正在兴起,有望为高性能计算(HPC)开辟一条新的发展道路。这种架构被称为Chiplet架构
    的头像 发表于 02-13 14:35 596次阅读
    拥抱<b class='flag-5'>Chiplet</b>,大芯片的必经之路

    Chiplet异构集成的先进互连技术

    半导体产业正面临传统芯片缩放方法遭遇基本限制的关键时刻。随着人工智能和高性能计算应用对计算能力的需求呈指数级增长,业界已转向多Chiplet异构集成作为解决方案。本文探讨支持这一转变的前沿互连技术,内容来自新加坡微电子研究院在2025年HIR年会上发表的研究成果[1]。
    的头像 发表于 02-02 16:00 3400次阅读
    多<b class='flag-5'>Chiplet</b>异构集成的先进互连技术

    如何突破AI存储墙?深度解析ONFI 6.0高速接口与Chiplet解耦架构

    的零误码与稳定性 量产背书25+ 成功案例, 10+ 全球客户证明方案的成熟度与商业可靠性 4. 战略演进:从单一IP向Chiplet基础设施平台跨越奎芯科技不仅提供“设计蓝图”,更通过M2LINK
    发表于 01-29 17:32

    跃昉科技受邀出席第四届HiPi Chiplet论坛

    随着摩尔定律放缓与AI算力需求的爆发式增长,传统芯片设计模式正面临研发成本高昂、能耗巨大、迭代周期长的多重压力。在此背景下,Chiplet(芯粒)技术成为推动集成电路产业持续演进的关键路径。2025
    的头像 发表于 12-28 16:36 957次阅读
    跃昉科技受邀出席第四届HiPi <b class='flag-5'>Chiplet</b>论坛

    得一微电子受邀出席第四届HiPi Chiplet论坛

    12月20日,由高性能芯片互联技术联盟(简称HiPi联盟)主办的第四届HiPi Chiplet论坛在北京成功举办。本届论坛以“探索芯前沿,驱动新智能”为核心主题,聚焦算力升级、先进工艺突破、关键技术
    的头像 发表于 12-25 15:42 696次阅读

    Amphenol 400POS 0.635MM PITCH COM - HPC 连接器:高性能嵌入式应用新选择

    Amphenol 400POS 0.635MM PITCH COM - HPC 连接器:高性能嵌入式应用新选择 在嵌入式计算机领域,随着应用对性能和带宽的要求不断攀升,高性能计算机模块的标准也在持续
    的头像 发表于 12-11 10:30 782次阅读

    TE Connectivity HPC 350A BESS连接器技术解析与应用指南

    TE Connectivity HPC 350A电池储能系统(BESS) 连接器专注于通过单极350A/1500V大电流连接器提供高安全可靠的解决方案。这些HPC 350A连接器采用一体式成型触点
    的头像 发表于 11-02 17:59 1674次阅读

    解构Chiplet,区分炒作与现实

    来源:内容来自半导体行业观察综合。目前,半导体行业对芯片(chiplet)——一种旨在与其他芯片组合成单一封装器件的裸硅片——的讨论非常热烈。各大公司开始规划基于芯片的设计,也称为多芯片系统。然而
    的头像 发表于 10-23 12:19 585次阅读
    解构<b class='flag-5'>Chiplet</b>,区分炒作与现实

    Socionext推出3D芯片堆叠与5.5D封装技术

    Socionext Inc.(以下简称“Socionext”)宣布,其3DIC设计现已支持面向消费电子、人工智能(AI)和高性能计算(HPC)数据中心等多种应用。通过结合涵盖Chiplet、2.5D
    的头像 发表于 09-24 11:09 2897次阅读
    Socionext推出3D芯片堆叠与5.5D封装技术

    【产品介绍】Altair PBS Professional HPC工作负载管理器和作业调度管理系统

    AltairPBSProfessional行业领先的HPC工作负载管理器和作业调度管理系统PBSProfessional是一款快速、强大的工作负载管理器和作业调度管理系统,旨在提高生产力、优化利用率
    的头像 发表于 09-19 17:03 881次阅读
    【产品介绍】Altair PBS Professional <b class='flag-5'>HPC</b>工作负载管理器和作业调度管理系统

    CMOS 2.0与Chiplet两种创新技术的区别

    摩尔定律正在减速。过去我们靠不断缩小晶体管尺寸提升芯片性能,但如今物理极限越来越近。在这样的背景下,两种创新技术站上舞台:CMOS 2.0 和 Chiplet(芯粒)。它们都在解决 “如何让芯片更强” 的问题,但思路却大相径庭。
    的头像 发表于 09-09 15:42 1281次阅读

    手把手教你设计Chiplet

    SoC功能拆分成更小的异构或同构芯片(称为芯片集),并将这些Chiplet集成到单个系统级封装(SIP)中,其中总硅片尺寸可能超过单个SoC的光罩尺寸。SIP不仅
    的头像 发表于 09-04 11:51 993次阅读
    手把手教你设计<b class='flag-5'>Chiplet</b>