跃昉科技受邀出席第四届HiPi Chiplet论坛

随着摩尔定律放缓与AI算力需求的爆发式增长，传统芯片设计模式正面临研发成本高昂、能耗巨大、迭代周期长的多重压力。在此背景下，Chiplet(芯粒)技术成为推动集成电路产业持续演进的关键路径。2025年12月20日，第四届“HiPi Chiplet 论坛”在北京隆重举行，聚焦“探索芯前沿，驱动新智能”。

作为RISC-V芯片企业代表，跃昉科技参与协办 “开创生态分论坛”，围绕 “开放融合，创享芯粒生态” 展开深度研讨。跃昉科技产品总监叶小波发表了题为 《敏捷造芯：利用“Chiplet+DSA”复用实现SoC的系列化演进》 的主题演讲，分享了在RISC-V架构下通过Chiplet与DSA(领域专用加速器)的深度融合，实现高性能、低功耗、可复用的SoC设计路径。

Chiplet + DSA：以复用实现敏捷设计与能效跃升

面对AI算力中心“能耗高、ROI难”的普遍挑战，传统通用计算架构已难以满足极致能效比(FLOPS/W)与性价比(FLOPS/$)的要求。叶小波指出，通过 “固定IO底座 + DSA驱动” 的Chiplet设计方案，可实现芯片设计的模块化、复用化和场景化优化。

该方案以高带宽、低功耗的互连底座为基础，集成通用计算芯粒(GC-Chiplet)与各类领域专用加速芯粒(DSA-Chiplet)。IO底座提供一致的内存访问、高速互联与外设接口，而DSA芯粒则针对AI推理、视频编解码、数据压缩、网络协议处理等不同负载进行架构级优化。这种设计不仅大幅提升能效，更通过芯粒的即插即用与复用，显著降低多次流片成本，缩短开发周期。

系列化演进：一芯多用，随场景敏捷定制

基于同一套IO底座，通过替换或叠加不同的DSA芯粒，可快速衍生出适应不同场景的SoC系列。例如：

在AI推理场景，可集成AI-DSA芯粒，实现数万倍于通用CPU的能效提升;

在多媒体处理场景，加入视频编解码DSA，高效完成4K/8K实时转码;

在数据存储与网络场景，搭载存储加速与协议处理DSA，实现低延迟、高吞吐的数据处理。

这种“底座+加速器”的可组合架构，使芯片能够灵活响应快速变化的市场需求，支持从云端服务器、智能网卡，到边缘计算设备的多场景覆盖，真正实现 “一芯多面、敏捷演化”。

共建开放生态，推动芯粒互联与标准协同

芯粒技术的规模化发展，离不开开放、协同的产业生态。当前，芯粒互连标准化、开发工具链支持等问题仍是行业共同挑战。跃昉科技通过自主研发的LeapEMU企业级模拟平台，为多芯粒系统提供高性能验证与开发环境，大幅降低设计门槛。同时，公司积极携手华发集团等领军企业与机构，共同发起成立 RDSA产业联盟，围绕“RISC-V + Chiplet + DSA”构建从技术到市场的全链条创新生态。

联盟致力于推动芯粒接口标准、认证体系与协同设计机制的建设，目标形成可复用、可流通的芯粒开放生态，助力中国集成电路产业在智能算力时代构建自主、高效、可持续的技术体系与供应链能力。

芯粒不仅是技术的突破，更是设计方法与产业生态的重构。跃昉科技将持续聚焦RISC-V与Chiplet深度融合路径，以开放姿态携手上下游伙伴，共同推动计算基础设施向高效、敏捷、绿色的未来演进。