行芯科技亮相ICCAD-Expo 2025

11月20-21日，以“开放创芯，成就未来”为主题的ICCAD-Expo 2025在成都圆满落幕。本次盛会不仅是行业交流的顶级平台，更成为展示中国集成电路产业核心竞争力的重要窗口。作为半导体签核领域的领军企业，行芯科技深度参与其中，携全新升级的Glory Signoff一站式签核平台及全系列软件工具亮相，以自主可控、技术领先的签核解决方案，与业界同仁共探产业创新之路。

产业高速增长下的核心挑战：可靠签核成刚需

大会伊始，中国半导体行业协会集成电路设计分会理事长魏少军教授发布了权威的《中国集成电路设计业现状与发展报告》，报告指出中国芯片设计业年均复合增长率高达19.6%，并预测会迈向万亿规模。这种爆发式增长背后是设计的极致复杂化：AI芯片、大算力车载芯片等正迅速采用3DIC等高端工艺。设计越复杂，签核环节的准确性就越成为项目成败的生命线。一次流片失败的成本动辄数千万，在“速度与质量”的双重压力下，产业对高精度、高可靠性Signoff工具的需求变得前所未有的迫切。

行芯科技：以自主可控的签核基石，支撑产业创新

行芯科技深耕Signoff EDA核心技术多年，其打造的全系列工具链正是为应对这一核心挑战而生。我们深刻理解，一个持续高速增长、迈向高端的产业，必须建立在自主可控的底层工具链之上。行芯科技的全系列工具不仅实现了技术自主，更精准匹配了3DIC等前沿架构的签核需求，旨在为先进芯片设计企业降低研发风险、加速产品落地提供坚实支撑。

3DIC Signoff三大核心优势破解行业痛点

针对3DIC芯片堆叠带来的耦合寄生、信号/电源完整性等签核难题，行芯科技在分论坛带来《后摩尔时代3DIC Signoff破局之道》主题演讲，详细介绍行芯自研的业内首个多Die Face-to-Face晶圆堆栈设计中的寄生参数并行提取和EM/IR解决方案，在纯国产先进工艺3DIC芯片Tapeout中的应用实践。GloryEX实现高精度的跨层芯片电容提取与网表仿真验证，确保3DIC芯片在Signoff环节的数据基石，GloryBolt，GloryEye和PhyBolt从PI、SI、Power、Thermal等多维度为3DIC设计提供全方位签核验证。GloryEX和GloryBolt凭借高精度、高效率、全场景覆盖的几大技术优势引起行业关注：

异构集成寄生参数提取值与上下层芯片整体提取值对比精度控制在3%以内。

支持面对面 (Face-to-Face，F2F) 晶圆堆栈3DIC设计寄生参数提取，支持高密度混合键合（Hybrid Bonding, HB）并支持TSV建模，通过分层提取与网表融合技术，实现跨芯片时序签核验证闭环。

支持高精度Field Solver和快速图形匹配方式提取3DIC界面电容，满足精度和效率的不同需求。基于GTF可实现不同晶圆厂不同工艺芯片的CAPTAB数据库融合，生成新的适用3DIC提取的CAPTAB，有效解决了多源数据统一与协同设计的难题。

3DIC EM/IR验证突破HB容量限制，通过算法创新，原生支持WoW堆叠形式高频信号Die间传输耦合，以定制化方案适配国产设计和工艺在电源完整性验证需求。

构建功耗-热集成仿真框架，实现3DIC设计早期热可行性分析介入，在多Die设计中为不同散热方案评估可行性，在物理设计后同步完成功耗签核和热签核。

展望未来，行芯科技将继续秉持“开放创芯”的理念，坚定不移地投入Signoff EDA核心技术的研发。期待与全球产业链伙伴深化合作，以自主可控、技术过硬的全系列签核工具链，共同赋能中国集成电路产业提升核心竞争力，成就数字时代的新未来。