AMC1304L05 ±50mV输入、精密电流检测增强型隔离式调制器技术手册

AMC1304是一种精密的三角积分 （ΔΣ） 调制器，其输出通过具有很强抗磁干扰能力的电容式双隔离栅与输入电路隔开。该屏障经认证可提供高达 7000 V 的增强隔离峰符合 DIN VDE V 0884-11、UL1577 和 CSA 标准。该器件与隔离式电源结合使用，可防止高共模电压线上的噪声电流进入本地系统接地并干扰或损坏低压电路。
*附件：amc1304l05.pdf

AMC1304的输入经过优化，可直接连接到分流电阻或其他低电压电平信号源。±50mV 器件独特的低输入电压范围可显着降低分流器的功耗，同时支持出色的交流和直流性能。通过使用适当的数字滤波器（即集成在 TMS320F2807x 或 TMS320F2837x 系列上）对比特流进行抽取，该器件可以在 78 kSPS 的数据速率下实现 16 位分辨率，动态范围为 81 dB （13.2 ENOB）。

在高侧，调制器由集成的低压差 （LDO） 稳压器供电，该稳压器允许 4 V 至 18 V （LDOIN） 之间的非稳压输入电压。隔离式数字接口采用3.3 V或5 V电源（DVDD）供电。

该AMC1304采用宽体SOIC-16 （DW）封装，额定温度范围为–40°C至+125°C。

特性

• 引脚兼容系列针对基于分流电阻的电流测量进行了优化：
  • ±50 mV 或 ±250 mV 输入电压范围
  • CMOS 或 LVDS 数字接口选项
• 出色的直流性能，支持系统级的高精度传感：
  • 失调误差：±50 μV 或 ±100 μV（最大值）
  • 失调漂移：1.3 μV/°C（最大值）
  • 增益误差：±0.2%或±0.3%（最大值）
  • 增益漂移：±40 ppm/°C（最大值）
• 安全相关认证：
  • 7000伏PK根据 DIN VDE V 0884-11： 2017-01 的强化隔离
  • 5000伏有效值根据 UL1577 隔离 1 分钟
  • CAN/CSA 5A-组件验收服务通知和IEC 62368-1终端设备标准
• 瞬态抗扰度：15 kV/μs（最小值）
• 高电磁场抗扰度（参见应用笔记SLLA181A)
• 外部5 MHz至20 MHz时钟输入，便
  于系统级同步
• 片内18V LDO稳压器
• 在扩展的工业温度范围内完全额定

参数

方框图

AMC1304x 是德州仪器推出的高精度增强型隔离 ΔΣ 调制器系列，内置 LDO 稳压器，核心优势为高隔离等级、低漂移与高抗干扰性，适配分流电阻式电流检测及隔离电压测量场景，涵盖 LVDS/CMOS 接口与两种输入电压范围版本。

核心参数与特性

• 硬件规格 ：分为 ±50mV（AMC1304x05）和 ±250mV（AMC1304x25）输入范围，差分输入阻抗分别为 5kΩ 和 25kΩ；支持 5MHz~20.1MHz 外部时钟输入，数字化后输出 1 位比特流。
• 精度性能 ：最大偏移误差 ±50μV/±100μV，偏移漂移最大 1.3μV/°C；最大增益误差 ±0.2%/±0.3%，增益漂移最大 40ppm/°C；SNR 最高 85dB，THD 低至 -90dBc，支持 16 位分辨率（配合数字滤波器）。
• 隔离与抗干扰 ：强化隔离等级达 7000Vₚₖ（DIN VDE V 0884-11）、5000Vᵣₘₛ（1 分钟），共模瞬态抗扰度（CMTI）≥15kV/μs，电磁干扰免疫力强。
• 功耗与封装 ：LDO 输入电压 4V18V，数字侧供电 3V5.5V；典型功耗仅数 mA；采用 16 引脚 SOIC（DW）封装（10.3mm×7.5mm），工作温度 -40°C~+125°C。

功能与工作模式

• 核心功能 ：二阶 ΔΣ 调制器将模拟信号转换为 1 位串行比特流，需外部数字滤波器（如 sinc3 滤波器）解调和抽取，搭配 TI TMS320F28x 系列 MCU 可实现高精度数据采集。
• 接口选项 ：LVDS 版本（AMC1304Lx）支持差分数字输出，CMOS 版本（AMC1304Mx）支持单端数字输出，适配不同控制器接口需求。
• 保护机制 ：内置掉电安全输出功能，LDO 供电缺失时维持输出稳定；输入超量程时，每 128 个时钟周期输出 1 个标识位，区分掉电与满量程状态。
• 集成 LDO ：片上 18V LDO 为高压侧电路供电，简化浮地电源设计，V_CAP 引脚需外接去耦电容保障稳定性。

应用场景

适用于工业电机驱动、光伏逆变器、不间断电源（UPS）等设备的分流电阻式电流检测，也可用于高压系统的隔离电压测量。

关键设计要点

• 电源要求 ：LDOIN 引脚需就近配置 0.1μF 去耦电容，可选 10μF 大电容增强滤波；V_CAP 引脚需接 0.1μF 电容；数字侧 DVDD 引脚需配置 0.1μF 及 1μF~10μF 组合去耦电容。
• 布局建议 ：模拟地与数字地分开布线，分流电阻需靠近 AINP/AINN 引脚，布线对称；LVDS 版本需在时钟和数据引脚附近配置 100Ω 终端电阻；保持封装爬电距离 ≥8mm，避免导电材料靠近隔离区域。
• 滤波配置 ：推荐使用 sinc3 数字滤波器（OSR=256），兼顾精度与响应速度；过流检测场景可选用 sinc2 滤波器以缩短响应时间。