0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AI重塑EDA,3D-IC成关键战场:Cadence的洞察与应变

Felix分析 来源:电子发烧友网 作者:吴子鹏 2025-11-27 08:51 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/吴子鹏)当摩尔定律逼近物理极限,3D-IC成为延续算力指数级增长的新选择;当大模型发展一日千里,AI开始反向定义芯片设计与需求。两条技术曲线在同一时空交汇,EDA工具链的智能化升级已然成为产业大势。

作为电子系统设计领域的核心领导者,Cadence会如何迎接这场产业变革?Cadence全球副总裁兼三维集成电路设计分析事业部总经理顾鑫在接受电子发烧友网采访时,阐述了其深度洞察与战略思考。

AI重塑EDA:从工具优化到流程革命

传统模式下,EDA工具通过算法优化助力工程师完成手动难以实现的芯片设计任务,这一过程依赖确定性算法,还需工程师通过脚本串联工具链,流程繁杂且效率受限。顾鑫认为,AI将从两个层面重塑EDA工具:一是点工具性能的显著提升,二是整个设计流程的根本性变革。

在点工具性能提升方面,AI可依托海量数据与仿真结果优化EDA工具。“当前我们的EDA工具链中,从布局布线、电路仿真、多物理场仿真到前端RTL代码优化,每个环节都能通过AI实现性能的大幅提升。”顾鑫解释道。

在设计流程优化方面,AI的核心优势在于实现工具链的智能串联。传统EDA工具链依赖工程师通过Python、Tcl等脚本语言衔接不同工具,完成从RTL到GDS的全流程设计,不仅耗时费力,更高度依赖工程师的经验积累。而AI通过机器学习整合客户设计流程数据与Cadence自身技术积淀,能够自动串联工具链——最终要实现的目标是,工程师只需通过自然语言下达指令,即可获得最优设计结果。

顾鑫特别提及AgenticAI,将其视为AI赋能EDA的核心突破点。该智能体不仅能提升布局布线、时序分析、功耗分析等关键节点的工具效率,带来显著生产力增益;更重要的是其具备智能流程调度能力——用户通过自然语言与AgenticAI交互后,智能体可内部调用大语言模型生成复杂脚本,调度各类工具完成仿真与数据分析。

目前Cadence内部拥有超过50款点工具。顾鑫指出,未来18个月内,各业务部门的核心任务是通过智能体流程实现这些点工具的全面串联,打通工具间的数据流交互,这是“AI for EDA”的核心基石。“谁能在这一环节占据先机,谁就能赢得‘AI for EDA’的最终竞争。”

3D-IC设计:AI赋能的黄金领域

EDA工具链的智能化升级不仅关乎芯片设计效率的跃迁,更深刻影响着3D-IC等新兴技术的产业化进程。在顾鑫看来,“3D-IC是全新领域,更是AI发挥效能的理想场景。”

据Future Market Insights数据显示,2025年全球3D-IC和2.5D-IC封装市场规模将达583亿美元,2025至2035年间年复合增长率预计达9.0%,2035年将攀升至1380亿美元。AI芯片是3D-IC和2.5D-IC的核心目标市场,而通过EDA工具,AI正反向赋能3D-IC产业发展。

“与传统2D-IC不同,3D-IC设计的核心难点在于早期决策的科学性。”顾鑫表示,“工程师需在设计初期确定堆叠配置(如SoIC、CoWoS-L/R)、模块摆放、Die间互联方式等关键参数,任何决策失误都可能导致后期出现灾难性后果。最复杂的3D-IC设计涉及16颗芯片堆叠,产生的设计空间组合复杂度空前。”此外,多物理场仿真效率是另一大挑战——因需综合考量电、磁、光、热、力、流六个维度,传统基于第一性原理的仿真往往耗时数小时,严重拖累设计周期。

在3D-IC设计全流程中,AI的价值凸显于两大核心场景:一是早期决策支撑,由于3D-IC技术较新,行业数据积累有限,传统经验驱动或简单计算的决策模式难以应对复杂设计空间,而AI凭借强大的搜索与优化能力,可在海量设计组合中快速找到性能与成本的最优平衡点,为早期决策提供科学依据;二是仿真效率提升,AI能将多物理场仿真时间从数小时缩短至几分钟,且误差控制在1%-2%范围内。

Cadence将AI与3D-IC视为相互成就的战略核心,提出“design for AI, AI for design”的新战略。“AI给设计行业带来了前所未有的算力挑战,而3D-IC是解决这一挑战的工业级方案。”顾鑫强调,“我们内部的核心策略是‘design for 3D-IC, 3D-IC for AI’。”为此,Cadence专门成立3D-IC设计团队,整合Integrity 3D-IC设计平台、EMR、EMX等工具,形成完整解决方案,“可全面服务各类3D-IC客户”。

Cadence的“五步走”AI战略

面对AI驱动的EDA产业变革,Cadence制定了“五步走”战略。其中前两步已取得阶段性进展:
第一步是优化型AI:通过AI算法赋能Innovus、Voltus等核心工具,目前已实现性能提升的阶段性成果;
第二步是对话式AI:将大语言模型(LLM)植入设计工具,支持工程师通过自然语言查询工具用法、分析运行结果,大幅提升操作效率。

随着智能化水平迭代,Cadence的终极目标是实现全流程自动化。顾鑫表示:“未来,我们将逐步深化智能体流程部署,最终实现以自然语言指令驱动全流程设计、无需手动干预的终极目标。”

在技术落地层面,除持续优化智能体流程与打磨数据体系外,Cadence也关注模型垂直化与算力支撑等核心问题。模型选择上,Cadence既与主流大语言模型保持合作,又通过构建专属向量数据库,将多年积累的设计知识、工具文档、客户交互数据注入模型,实现EDA领域的垂直化优化——这正是Cadence的核心竞争力,也是通用大语言模型无法替代的优势。算力支撑上,Cadence推出专属硬件Millennium,这款集成32张GPU的服务器可直接交付客户,为大模型部署提供强劲算力,破解AI-EDA工具的硬件门槛难题。

针对客户高度关注的数据安全与本地化部署需求,Cadence创新推出“基础模型+增量训练”模式:由Cadence提供基于内部数据训练的基础模型,客户再通过自身数据进行增量训练得到最终模型。该模式下,客户数据无需上传至云端,有效保障数据隐私;同时,Cadence大语言模型座舱JedAI支持多模型灵活切换,国内客户可按需选用本土大语言模型,部分本土模型已展现出优异性能,为本土化合作奠定坚实基础。“随着AI工具大规模部署,设计流程数据的存储与复用将愈发重要,数据本身甚至可能比设计成果更具价值。”顾鑫补充道。

生态构建方面,Cadence高度重视兼容性与开放性。考虑到客户可能采用第三方点工具,Cadence通过支持MCP开放协议,实现与第三方工具的协同调度;未来将进一步强化设计工具的“中立性”,满足客户多样化流程需求。顾鑫表示,Cadence的目标并非构建封闭生态,而是通过开放协作推动整个EDA行业的智能化升级。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Cadence
    +关注

    关注

    68

    文章

    1029

    浏览量

    147337
  • eda
    eda
    +关注

    关注

    72

    文章

    3143

    浏览量

    183781
  • AI
    AI
    +关注

    关注

    91

    文章

    41147

    浏览量

    302609
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Cadence 与 Google 合作,利用 ChipStack AI Super Agent 在 Google Cloud 上扩展 AI 驱动的芯片设计

    ,打造一个代理驱动、可扩展、云原生的新一代芯片设计与验证平台。 Cadence ChipStack AI Super Agent 将先进的代理推理能力与 CadenceEDA
    的头像 发表于 04-24 13:22 77次阅读

    西门子EDA亮相Semicon China 2026

    半导体行业盛会Semicon China 2026,于3月25日-27日在上海圆满举办。在本届大会备受瞩目的开幕主题演讲环节,西门子EDA IC产品事业部执行副总裁 Ankur Gupta压轴登场,深度解读了
    的头像 发表于 04-01 13:41 1907次阅读

    【「芯片设计基石——EDA产业全景与未来展望」阅读体验】+ 全书概览

    、半导体手册、光电子芯片等构成集成电路关键技术与创新应用丛书。 华大九天,组编,刘伟平、吕霖、王宗源编著。编著介于编和著之间,既有原创内容,也有对他人资料的整理和引用。定位是既可作为EDA从业者的行业
    发表于 01-20 19:27

    Cadence Conformal AI Studio三大核心引擎重塑IC验证

    Cadence 以 Conformal AI Studio 结合强化学习与分布式架构,全面升级 LEC、低功耗验证和 ECO,在 AI 设计时代开创新范式。
    的头像 发表于 01-05 10:12 702次阅读

    Cadence Conformal AI Studio荣获2025亚洲金选奖年度最佳EDA

    Cadence Conformal AI Studio 在 2025 年亚洲 EE 大奖中荣获“年度最佳 EDA”称号!
    的头像 发表于 12-26 09:55 902次阅读

    一文掌握3D IC设计中的多物理场效应

    EDA半导体行业正处在一个关键转折点,摩尔定律的极限推动着向三维集成电路(3D IC)技术的转型。通过垂直集成多个芯粒,3D
    的头像 发表于 12-19 09:12 721次阅读
    一文掌握<b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计中的多物理场效应

    AI+EDA如何重塑验证效率

    AI+EDA”如何重塑验证效率以及客户应用成果。 验证自动化应该是每个验证工程师的终极梦想,这不仅意味着效率的提升,更代表着可以将工程师从重复繁重的手工任务中解放出来,将创造力聚焦于更具挑战性的设计优化难题。 但现实有着重重挑战: 编写定
    的头像 发表于 12-04 10:52 3085次阅读
    <b class='flag-5'>AI+EDA</b>如何<b class='flag-5'>重塑</b>验证效率

    《电子发烧友电子设计周报》聚焦硬科技领域核心价值 第37期:2025.11.24--2025.11.28

    重塑EDA3D-IC关键战场Cadence
    发表于 11-29 18:50

    伴芯科技重磅亮相!AI智能体重构EDA,迈向芯片自主设计闭环

    中国成都,2025年11月20日–今日,在2025集电路发展论坛(渝)暨三十一届集成电路设计业展览会(ICCAD-Expo 2025)现场,专注于“AI+EDA”技术创新的上海伴芯科技有限公司
    的头像 发表于 11-20 09:06 2014次阅读

    西门子EDA重塑3D IC设计:突破高效协同、可靠验证、散热及应力管理多重门

    上进行堆叠,极大地提高了芯片的集成度和性能,成为未来集成电路产业的重要发展方向。然而,3D IC在设计过程中也面临着诸多技术挑战。 高效协同平台, 重塑异构复杂设计范式 3D
    的头像 发表于 10-23 14:32 6198次阅读
    西门子<b class='flag-5'>EDA</b><b class='flag-5'>重塑</b><b class='flag-5'>3D</b> <b class='flag-5'>IC</b>设计:突破高效协同、可靠验证、散热及应力管理多重门

    Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术

    上市周期,以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA3D-IC、IP 及光子学等领域展开
    的头像 发表于 10-13 13:37 2469次阅读

    Cadence3D-IC以及AI领域的创新实践

    当前,人工智能正以前所未有的深度重塑半导体产业链的核心环节,而作为芯片设计的“引擎”,EDA(电子设计自动化)领域正经历着从传统规则驱动向数据智能驱动的范式迁移。主流 EDA 厂商纷纷加大 A
    的头像 发表于 09-09 11:52 4138次阅读
    <b class='flag-5'>Cadence</b>在<b class='flag-5'>3D-IC</b>以及<b class='flag-5'>AI</b>领域的创新实践

    Cadence Integrity 3D-IC平台解决AI算力困局

    从日常生活中的语音助手和自动驾驶,到工业上的全自动工厂和 AI 辅助设计,人工智能技术正在为我们的世界带来革命性的变化。在人工智能的应用中,无论是文字、语音、还是视频,都需要被转化为一串串的基本的数据单元,以供 AI 处理器识别并进行运算处理。这些单元被称之为 token
    的头像 发表于 07-25 14:07 1124次阅读

    EDA是什么,有哪些方面

    规模扩大,EDA工具对算力和存储需求极高。 技术更新快:需紧跟半导体工艺进步(如深亚微米设计)和新兴需求(如AI芯片设计)。 趋势: AI赋能:AI算法用于自动优化设计参数和加速验
    发表于 06-23 07:59

    Cadence携手台积公司,推出经过其A16和N2P工艺技术认证的设计解决方案,推动 AI3D-IC芯片设计发展

    :CDNS)近日宣布进一步深化与台积公司的长期合作,利用经过认证的设计流程、经过硅验证的 IP 和持续的技术协作,加速 3D-IC 和先进节点技术的芯片开发进程。作为台积公司 N2P、N5 和 N3 工艺节点
    的头像 发表于 05-23 16:40 2024次阅读