CDC339 是一款高性能、 低偏斜时钟驱动器。它专为需要 在主时钟频率和二分之一时钟频率下同步输出信号 主时钟频率。四个 Y 输出同相切换,同时 频率作为时钟 (CLK) 输入。四个 Q 输出在 CLK 的频率。
当输出使能 (OE)输入为低电平,清除(CLR) 输入为高电平,Y输出跟随CLK,Q输出从低到高切换 CLK 的转换。将 CLR 设置为低电平异步重置 Q 输出到低电平。当OE为高电平时,输出处于 高阻抗状态。
CDC339 的特点是 工作温度范围为 −40°C 至 85°C。
*附件:cdc339.pdf
特性
- 低输出偏斜、低脉冲偏移,适用于时钟分配和时钟生成应用
- TTL 兼容输入和输出
- 将一个时钟输入分配到八个输出
- 四个同频输出
- 四个半频输出
- 分布式V
CC接地引脚可降低开关噪声 - 高驱动输出(−48 mA I
哦, 48毫安 I老) - 最先进的 EPIC-ΙΙB™ BiCMOS 设计显着降低功耗
- 封装选项包括塑料小外形 (DW) 和收缩小外形 (DB) 封装
参数

方框图

CDC339 时钟驱动器技术文档总结
1. 产品概述
CDC339是德州仪器(TI)推出的高性能、低偏移时钟驱动器,采用EPIC-ΙΙB™ BiCMOS工艺,专为时钟分配和生成应用设计。核心功能包括:
- 1输入转8输出:单路时钟输入(CLK)可驱动8路输出,其中4路(Y1-Y4)与CLK同频同相,另4路(Q1-Q4)输出半频信号。
- 低偏移特性:输出间最大偏移(tsk(o))仅 0.75ns,脉冲偏移(tsk(p))0.9ns,适用于高速同步系统。
- 工作温度:**-40°C至85°C**(工业级)。
2. 关键特性
- 电气性能:
- TTL兼容输入/输出,供电范围 4.75V至5.25V(典型5V)。
- 高驱动能力:**±48mA** 输出电流(IOH/IOL)。
- 控制逻辑:
- 输出使能(OE)和异步清零(CLR)控制,支持高阻态输出。
- 分布式VCC/GND引脚设计,降低开关噪声。
- 封装选项:
- 20引脚SOIC(DW)和SSOP(DB)封装,符合RoHS标准。
3. 功能逻辑
- 控制真值表:| OE | CLR | CLK | Y输出 | Q输出 |
| ------------------ | ------------------- | ------------------- | --------------------- | --------------------- |
| H | X | X | 高阻态(Z) | 高阻态(Z) |
| L | L | L/H | 低/高电平 | 低电平(异步复位) |
| L | H | ↑ | 跟随CLK | 半频切换 |
4. 电气参数
| 参数 | 条件 | 最小值 | 最大值 | 单位 |
|---|---|---|---|---|
| **传播延迟(tPLH/tPHL)** | CL=50pF, VCC=5V | 3 | 9 | ns |
| **静态电流(ICC)** | 输出高阻态 | - | 8.5 | mA |
| **输入电容(Ci)** | VI=2.5V或0.5V | - | 8 | pF |
5. 应用注意事项
- 布局建议:
- 输入时钟过渡时间需 **≤2.5ns**,避免信号反射。
- 未使用的输入引脚需固定为高/低电平。
- 绝对最大额定值:
- 输入电压范围:**-0.5V至7V**。
- 最大功耗:1.6W(SOIC封装,55°C静止空气)。
总结:CDC339是一款适用于工业温度范围的高精度时钟分配器件,其灵活的频率控制和低偏移特性使其成为服务器主板、数据中心交换机等应用的理想选择。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
输出信号
+关注
关注
0文章
312浏览量
12881 -
低电平
+关注
关注
1文章
238浏览量
14051 -
高电平
+关注
关注
6文章
225浏览量
22908 -
CLK
+关注
关注
0文章
132浏览量
18120 -
时钟驱动器
+关注
关注
0文章
124浏览量
14432
发布评论请先 登录
相关推荐
热点推荐
CDC2351-Q1 1:10时钟驱动器技术文档总结
该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出禁用为高阻抗状态。每个输出都有一个内部串联阻尼电阻,以提高负载的信号完整性。该
CDC509 3.3V相位锁定环时钟驱动器技术文档总结
CDC509 是一款高性能、低偏斜、低抖动、锁相环 (PLL) 时钟驱动器。它使用 PLL 在频率和相位上将反馈 (FBOUT) 输出精确对齐到时钟 (CLK) 输入信号。它专为与同步 DRAM 一起使用而设计。
CDC340 1线至8线时钟驱动器技术文档总结
CDC340 是一款高性能时钟驱动器电路,可将一 (A) 输入信号分配给八 (Y) 输出,时钟分配偏斜最小。通过使用控制引脚(1G 和 2G),无论 A 输入如何,输出都可以置于高电平状态。
CDC328A 时钟驱动器技术文档总结
该CDC328A包含一个时钟驱动器电路,该电路分配一个 输入信号到六个输出,时钟分配的偏差最小。 通过使用极性控制输入 (T\/C),各种 可以获得真实输出和互补输出的组合。
CDC329A 时钟驱动器技术文档总结
该CDC329A包含一个时钟驱动器电路,该电路将一个输入信号分配到六个输出,时钟分配的偏斜最小。通过使用极性控制输入(T\/C),可以获得真输出和互补输出的各种组合。
该CDC3
CDC391 时钟驱动器技术文档总结
CDC391 包含一个时钟驱动器电路,该电路分配一个 输入信号到六个输出,时钟分配的偏差最小。 通过使用极性控制 (T\/C) 输入,各种 可以获得真实输出和互补输出的组合。这 output-enable 输入为 用于将输出禁
CDC2536 锁相环时钟驱动器技术文档总结
CDC2536是一款高性能、低偏斜、低抖动的时钟驱动器。它使用锁相环 (PLL) 将时钟输出信号在频率和相位上精确对齐到时钟输入 (CLKIN) 信号。它专门设计用于同步 DRAM 和
CDC2351 1线转10线时钟驱动器技术文档总结
该CDC2351是一种高性能时钟驱动器电路,可将一个输入 (A) 分配到十个输出 (Y),时钟分配的偏斜最小。输出使能 (OE\) 输入将输出禁用为高阻抗状态。每个输出都有一个内部串联阻尼电阻,以提高负载的信号完整性。该
CDC2516:高性能锁相环时钟驱动器的深度解析
CDC2516:高性能锁相环时钟驱动器的深度解析 在电子设计领域,时钟驱动器是确保系统稳定运行的关键组件之一。今天,我们就来详细探讨一款高性能的锁相环时钟驱动器——
CDC339 时钟驱动器:高性价比解决方案
CDC339 时钟驱动器:高性价比解决方案 在当今的电子设备中,时钟信号的精确分配和产生至关重要。CDC339 时钟驱动器以其卓越的性能和丰
CDC328A:高性能时钟驱动器的技术剖析
CDC328A:高性能时钟驱动器的技术剖析 在电子设计领域,时钟驱动器对于确保时钟信号的精确分配和稳定传输至关重要。
CDC337时钟驱动器:高性能时钟分配与生成的理想选择
CDC337时钟驱动器:高性能时钟分配与生成的理想选择 在电子设计领域,时钟信号的稳定分配和精确生成对于系统的正常运行至关重要。今天,我们就来深入了解一款高性能的
德州仪器CDC2536:高性能时钟驱动器的技术剖析
德州仪器CDC2536:高性能时钟驱动器的技术剖析 在电子设计领域,时钟驱动器是确保系统时钟信号稳定、精确传输的关键组件。德州仪器(TI)的
CDC2351:高性能时钟驱动器的卓越之选
CDC2351:高性能时钟驱动器的卓越之选 在电子工程师的日常设计工作中,时钟驱动器是确保时钟信号精准分配和传输的关键组件。今天,我们就来深入探讨一下德州仪器(TI)的
CDC339 时钟驱动器技术文档总结
评论