LMK04110 抖动清除器技术手册

LMK04100系列精密时钟调节器无需高性能VCXO模块即可提供抖动清除、时钟倍增和分配。

当连接到恢复的系统基准时钟和VCXO时，该器件可生成5个LVCMOS、LVDS或LVPECL格式的低抖动时钟。
*附件：lmk04110.pdf

特性

• 级联 PLLatinum PLL 架构
  • PLL1冗余基准输入信号丢失
    检测自动和手动选择
    基准时钟输入
  • PLL2相位检测器速率高达100 MHz输入
    倍频器集成VCO
• 输出
  • LVPECL/2VPECL、LVDS 和
    LVCMOS 格式
  • 支持高达 1080 MHz 的时钟速率
  • 五个专用通道分频器模块
  • 支持的常见输出频率：
    30.72 MHz、61.44 MHz、62.5 MHz、
    74.25 MHz、75 MHz、77.76 MHz、100 MHz、
    106.25 MHz、125 MHz、122.88 MHz、
    150 MHz、155.52 MHz、156.25 MHz、159.375 MHz、
    187.5 MHz、200 MHz、
    212.5 MHz、245.76 MHz、250 MHz、311.04 MHz、
    312.5 MHz、368.64 MHz、
    491.52 MHz、622.08 MHz、625 MHz、983.04 MHz
• MICROWIRE （SPI） 编程接口
• 工业温度范围：–40 至 85 °C
• 3.15 V 至 3.45 V 工作电压
• 封装：48 引脚 WQFN（7.0 × 7.0 × 0.8 mm）

参数

方框图

1. 产品概述‌
LMK04100家族是德州仪器（TI）推出的高精度时钟调理芯片，集成双级联PLL架构，专为低抖动时钟生成、乘法及分配设计。核心特点包括：

• ‌双PLL架构‌：PLL1支持冗余参考输入（CLKin0/1）和自动切换功能，PLL2集成VCO，相位检测速率达100MHz。
• ‌多格式输出‌：支持LVPECL/2VPECL、LVDS、LVCMOS格式，频率覆盖30.72MHz至983.04MHz。
• ‌应用场景‌：2G/3G/4G基站、高速ADC时钟、光纤通信、广播视频等。

‌2. 关键特性‌

• ‌PLL1‌：
  • 参考输入支持LOS（信号丢失）检测，自动/手动切换模式。
  • 窄带宽设计（10-200Hz），优化参考时钟纯净度。
• ‌PLL2‌：
  • 集成VCO（频率范围1185-2160MHz），支持宽带宽（50-200kHz）。
  • 可选内部环路滤波器（3/4阶），减少外部元件需求。
• ‌输出通道‌：5路独立可编程分频器（分频比2-510），支持全局同步（SYNC*引脚）。

‌3. 电气参数‌

• ‌工作电压‌：3.15V至3.45V，工业温度范围（-40°C至85°C）。
• ‌抖动性能‌：
  • 12kHz-20MHz积分RMS抖动：140-170fs（LVDS/LVPECL）。
  • 1.875-20MHz积分RMS抖动：75-90fs。
• ‌功耗‌：典型值380-435mA（全输出使能），支持低功耗模式。

‌4. 功能模块详解‌

• ‌输入接口‌：
  • CLKin0/1支持差分/单端输入（AC/DC耦合），MOS/BJT缓冲可选。
  • OSCin端口可接VCXO或晶体振荡器（6-20MHz）。
• ‌控制接口‌：
  • MICROWIRE（SPI兼容）编程接口，32位寄存器配置。
  • 锁相检测（LD引脚）可编程为PLL1/PLL2锁定状态输出。

‌5. 典型应用设计‌

• ‌环路滤波器‌：
  • PLL1需外部窄带滤波器（推荐10-200Hz）。
  • PLL2可选内部滤波器组件（R3/R4/C3/C4）。
• ‌热管理‌：48引脚WQFN封装（θJA=27.4°C/W），需确保结温≤125°C。

‌6. 寄存器配置‌

• ‌关键寄存器‌：
  • R0-R4：输出分频/使能控制。
  • R12：PLL1电荷泵增益/N/R分频器。
  • R15：PLL2_N计数器/VCO分频，触发频率校准算法。

‌7. 设计注意事项‌

• 电源去耦：建议分离时钟输出与核心电源平面。
• 输出端接：LVPECL需120Ω发射极电阻，LVDS需100Ω差分终端。
• 编程顺序：复位后需按R0→R15顺序配置，确保VCO校准。

‌文档范围‌
本文档涵盖器件功能、电气规格、寄存器映射、应用电路及热设计指南，适用于高频低抖动时钟系统设计。