‌LMK00301 3GHz 10输出超低附加抖动差分时钟缓冲器和电平转换器技术文档总结

该LMK00301是一款 3 GHz、10 输出差分扇出缓冲器，用于高频、低抖动时钟和数据分配以及电平转换。输入时钟可以从两个通用输入或一个晶体输入中选择。选定的输入时钟分配给两组五个差分输出和一个LVCMOS输出。两个差分输出组可以独立配置为 LVPECL、LVDS 或 HCSL 驱动器，也可以禁用。LVCMOS 输出具有同步使能输入，可在使能或禁用时实现无欠幅脉冲作。该LMK00301采用3.3 V内核电源和三个独立的3.3 V或2.5 V输出电源供电。

该LMK00301具有高性能、多功能性和能效，非常适合替代固定输出缓冲器器件，同时增加系统中的时序裕量。该LMK00301提供了一种设计旋转，即LMK00301A，在核心和输出电源域之间没有电源排序要求。
*附件：lmk00301.pdf

特性

• 3：1 输入多路复用器
  • 两个通用输入工作频率高达 3.1 GHz，并接受 lvpecl、lvds、cml、sstl、hstl、hcsl 或单端时钟
  • 一个晶体输入接受 10 MHz 至 40 MHz 晶体或单端时钟
• 两个组，每个组有五个差分输出
  • LVPECL、LVDS、HCSL 或 Hi-Z（可按组选择）
  • 156.25 MHz 时钟源的 lmk03806 时钟源的 LVPECL 加性抖动：
    • 20 fs RMS（10 kHz 至 1 MHz）
    • 51 fs RMS（12 kHz 至 20 MHz）
• 频率范围：
  • LVPECL（直流至 3100 MHz）
  • LVDS（直流至2100 MHz）
  • HCSL（直流至 800 MHz）
  • LVCMOS（直流至250 MHz）
• 高PSRR：156.25 MHz时为–65 dBc （LVPECL）和–76 dBc （LVDS）
• LVCMOS 输出，带同步使能输入
• 引脚控制配置
• V CC 内核电源：3.3 V ± 5%
• 三个独立的 V CCO 输出电源：3.3 V 或 2.5 V ± 5%
• 工业温度范围：–40°C 至 +85°C

参数

方框图

‌1. 核心特性‌

• ‌输入多路复用器‌：3:1输入选择，支持两路通用输入（最高3.1 GHz，兼容LVPE CL、LVDS、CML、SSTL等）和一路晶体输入（10-40 MHz）。
• ‌输出配置‌：
  • 两组独立输出库（Bank A/B），每组5对差分输出，可独立配置为LVPECL、LVDS、HCSL或高阻态。
  • 1路LVCMOS输出，支持同步使能控制。
• ‌性能参数‌：
  • 超低附加抖动：LVPECL模式下低至20 fs RMS（10 kHz–1 MHz带宽）。
  • 高电源抑制比（PSRR）：LVPECL为-65 dBc，LVDS为-76 dBc。
  • 宽频率范围：LVPECL（DC–3.1 GHz）、LVDS（DC–2.1 GHz）、HCSL（DC–800 MHz）。

‌2. 应用场景‌

• ‌高速通信‌：多千兆以太网、XAUI、光纤通道、SATA/SAS、SONET/SDH、CPRI。
• ‌计算与接口‌：PCIe 3.0/4.0/5.0/6.0、服务器、交换机、路由器。
• ‌无线基础设施‌：远程射频单元（RRU）和基带单元（BBU）。

‌3. 关键功能模块‌

• ‌时钟输入‌：支持差分/单端输入，晶体振荡器接口可选。
• ‌输出驱动‌：
  • ‌LVPECL‌：需外部50 Ω终端电阻至Vcco-2V。
  • ‌LVDS‌：100 Ω差分终端电阻。
  • ‌HCSL‌：50 Ω终端电阻接地。
• ‌电源管理‌：
  • 核心供电（VCC）：3.3 V ±5%。
  • 独立输出供电（VCCOA/B/C）：3.3 V或2.5 V ±5%。

‌4. 封装与设计支持‌

• ‌封装‌：48引脚WQFN（7 mm × 7 mm），带裸露焊盘（DAP）以优化散热。
• ‌热管理‌：建议PCB布局包含热通孔和铜散热区域，确保结温≤125°C。
• ‌布局指南‌：高频旁路电容需靠近电源引脚，减少寄生电感。

---

‌注‌：本文档详细描述了LMK00301的电气特性、应用设计及性能优化方法，适用于高速时钟分配系统的硬件开发。