0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

不同于HBM,这种创新的堆叠式DRAM,功耗有望降低50%

Carol Li 来源:电子发烧友 作者:李弯弯 2025-06-04 00:11 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/李弯弯)近日消息,英特尔与软银集团宣布达成战略合作,共同开发具有划时代意义的AI专用内存芯片。这项合作将致力于突破当前AI计算中的能耗瓶颈,有望将芯片功耗降低50%,为全球AI基础设施建设带来革命性变化。

随着AI技术的快速发展,高性能、低功耗的计算硬件需求日益增长。然而,现有的AI内存技术存在高成本、高功耗及发热问题,限制了AI数据中心的进一步扩展和效率提升。据悉,软银与英特尔将研发一种创新的堆叠式DRAM芯片,采用全新的布线架构,完全不同于现有高带宽内存(HBM)技术方案。

这种新型AI内存芯片可能在哪些方面进行创新呢?首先,在架构层面,现有HBM技术主要采用TSV(硅通孔)垂直互连技术实现芯片堆叠,而创新方案采用全新布线架构,可能突破传统TSV的布局限制,通过更优化的布线设计减少信号传输路径的曲折和干扰,从而降低信号延迟和功耗。例如,可能采用新的层间互连方式,使数据在芯片堆叠层之间的传输更加直接高效。

HBM通过宽接口和并行传输实现高带宽,创新方案可能进一步优化通道数量和数据接口设计。比如增加通道数量,或者改进数据接口的信号传输机制,提高数据传输的效率和稳定性,在相同甚至更低的功耗下实现更高的带宽。

在芯片堆叠与封装层面,不同于HBM的堆叠方式,创新方案可能采用全新的芯片堆叠结构,提高堆叠密度和稳定性。例如,采用更紧密的堆叠方式,减少芯片之间的间隙,从而降低整体封装尺寸和信号传输距离。

还可以通过改进封装技术,提高芯片的散热性能和电气连接可靠性。例如,采用更高效的散热材料和封装结构,及时将芯片产生的热量散发出去,避免因过热导致的性能下降和功耗增加;同时,优化芯片与封装基板之间的电气连接,降低连接电阻,减少功耗。

据称,英特尔与软银这种突破性设计不仅大幅提升能效比,更将为AI数据中心的绿色转型提供关键技术支持。业内专家指出,该技术若能成功商业化,将显著降低AI计算的运营成本,对推动可持续发展具有重要意义。

为推进这一重大项目,双方联合成立了专门公司Saimemory,负责芯片的设计和专利管理。制造环节则委托专业代工厂完成,这种分工协作模式有望最大化研发效率。研发团队将采用不同于现有HBM技术的布线方式,通过垂直堆叠多颗DRAM芯片,并改进芯片间的互连技术,实现至少大一倍的存储容量,同时将耗电量减少40%以上。

根据项目规划,研发团队将在两年内完成芯片原型设计,之后启动量产评估程序,目标是在本世纪二十年代末实现商业化应用。项目总投资额预计达100亿日元(约合5亿元人民币),其中软银作为领投方已承诺注资30亿日元(约1.5亿元人民币)。

不过,尽管软银与英特尔在芯片设计和制造方面拥有丰富的经验和技术积累,但新型AI内存芯片的研发仍面临诸多技术挑战,如这种创新的式DRAM芯片的良率控制、量产成本能否真正低于HBM等。

当然,随着AI技术的广泛应用和数据中心规模的不断扩大,高性能、低功耗的内存技术需求将持续增长。如果新型AI内存芯片能够成功商业化并满足市场需求,将具有广阔的市场前景和商业价值。




声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • DRAM
    +关注

    关注

    41

    文章

    2401

    浏览量

    189539
  • HBM
    HBM
    +关注

    关注

    2

    文章

    432

    浏览量

    15880
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    功耗DRAM可靠存储解决方案

    在半导体存储领域,低功耗DRAM正成为越来越多嵌入系统和移动终端的首选。本文介绍的EM639325 SDRAM是一款高速CMOS同步动态随机存取存储器,采用128兆位内部架构,专为需要高内存带宽与低
    的头像 发表于 04-17 16:48 68次阅读
    低<b class='flag-5'>功耗</b><b class='flag-5'>DRAM</b>可靠存储解决方案

    不同于HBM垂直堆叠,英特尔新型内存ZAM技术采用交错互连拓扑结构

    不同于HBM垂直堆叠,英特尔新型内存ZAM技术采用交错互连拓扑结构   据日本媒体PCWatch报道,英特尔在2026年日本英特尔连接大会(Intel Connection Japan 2026)上
    的头像 发表于 02-11 11:31 1980次阅读
    <b class='flag-5'>不同于</b><b class='flag-5'>HBM</b>垂直<b class='flag-5'>堆叠</b>,英特尔新型内存ZAM技术采用交错互连拓扑结构

    消息称英伟达HBM4订单两家七三分,独缺这一家

    据韩媒报道,三星电子决定最早于本月第三周开始量产HBM4,这批产品将用于英伟达下一代人工智能计算平台“Vera Rubin”。英伟达有望在下月年度开发者大会(GTC)上首次公开搭载三星电子HBM
    的头像 发表于 02-11 10:27 1649次阅读

    创新的高带宽DRAM解决方案

    AI(人工智能)极大地增加了物联网边缘的需求。为了满足这种需求,Etron公司推出了世界上第一款扇入晶圆级封装的DRAM——RPC DRAM®支持高带宽和更小的尺寸。凭借RPC
    的头像 发表于 01-05 14:29 282次阅读

    Kioxia研发核心技术,助力高密度低功耗3D DRAM的实际应用

    10日在美国旧金山举行的IEEE国际电子器件大会(IEDM)上亮相,有望降低AI服务器和物联网组件等众多应用场景的功耗。 在AI时代,市场对于具备更大容量、更低功耗、可处理海量数据的
    的头像 发表于 12-16 16:40 1294次阅读

    SK海力士HBS存储技术,基于垂直导线扇出VFO封装工艺

    垂直导线扇出(VFO)的封装工艺,实现最多16层DRAM与NAND芯片的垂直堆叠这种高密度的堆叠方式将大幅提升数据处理速度,为移动设备的AI运算提供强有力的存储支撑。   根据早前报
    的头像 发表于 11-14 09:11 4012次阅读
    SK海力士HBS存储技术,基于垂直导线扇出VFO封装工艺

    HBM技术在CowoS封装中的应用

    HBM通过使用3D堆叠技术,将多个DRAM(动态随机存取存储器)芯片堆叠在一起,并通过硅通孔(TSV,Through-Silicon Via)进行连接,从而实现高带宽和低
    的头像 发表于 09-22 10:47 2656次阅读

    降低HBM依赖,华为发布AI推理创新技术UCM#HBM #华为 

    行业芯事行业资讯
    电子发烧友网官方
    发布于 :2025年08月13日 14:23:40

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2918次阅读

    突破堆叠瓶颈:三星电子拟于16层HBM导入混合键合技术

    在当今科技飞速发展的时代,人工智能、大数据分析、云计算以及高端图形处理等领域对高速、高带宽存储的需求呈现出爆炸增长。这种背景下,高带宽内存(High Bandwidth Memory,HBM)技术
    的头像 发表于 07-24 17:31 1100次阅读
    突破<b class='flag-5'>堆叠</b>瓶颈:三星电子拟于16层<b class='flag-5'>HBM</b>导入混合键合技术

    简单认识高带宽存储器

    )将多层 DRAM 芯片垂直堆叠,并集成专用控制器逻辑芯片,形成一个紧凑的存储模块。这种架构彻底打破了传统 DDR 内存的平面布局限制,实现了超高带宽、低功耗和小体积高集成度的完美结合
    的头像 发表于 07-18 14:30 5381次阅读

    HBM应用在手机上,可行吗?

    HBM是采用多层DRAM芯片通过硅通孔(TVS)垂直堆叠,比如HBM3E就是8层或12层;而这些DRAM芯片通
    的头像 发表于 07-13 06:09 7531次阅读

    美光12层堆叠36GB HBM4内存已向主要客户出货

    随着数据中心对AI训练与推理工作负载需求的持续增长,高性能内存的重要性达到历史新高。Micron Technology Inc.(美光科技股份有限公司,纳斯达克股票代码:MU)宣布已向多家主要客户送样其12层堆叠36GB HBM4内存。
    的头像 发表于 06-18 09:41 1888次阅读

    芯片晶圆堆叠过程中的边缘缺陷修整

    使用直接晶圆到晶圆键合来垂直堆叠芯片,可以将信号延迟降到可忽略的水平,从而实现更小、更薄的封装,同时有助于提高内存/处理器的速度并降低功耗。目前,晶圆堆叠和芯片到晶圆混合键合的实施竞争异常激烈,这被
    的头像 发表于 05-22 11:24 1826次阅读
    芯片晶圆<b class='flag-5'>堆叠</b>过程中的边缘缺陷修整

    HBM重构DRAM市场格局,2025年首季DRAM市占排名

    增长42.5%至267.29亿美元,环比减少8.5%。   然而不可忽视的是,在2025年一季度,SK海力士凭借在HBM领域的绝对优势,终结三星长达四十多年的市场统治地位,以36.7%的市场份额首度登顶全球DRAM市场第一。     其实从2024年SK海力士与三星在
    的头像 发表于 05-06 15:50 1615次阅读
    <b class='flag-5'>HBM</b>重构<b class='flag-5'>DRAM</b>市场格局,2025年首季<b class='flag-5'>DRAM</b>市占排名