HBM应用在手机上，可行吗？

电子发烧友网报道（文/梁浩斌）最近有不少关于HBM技术被应用到手机的消息，此前有消息称苹果会在20周年iPhone，也就是2027年推出使用HBM DRAM的iPhone手机，提高端侧AI能力。近日著名博主《数码闲聊站》又继续爆料，华为会先于苹果落地HBM DRAM。

但HBM在手机应用真的可行吗？

从成本的角度来看，HBM首先在制造工艺上相比传统的LPDDR更复杂。为了实现高带宽，HBM是采用多层DRAM芯片通过硅通孔（TVS）垂直堆叠，比如HBM3E就是8层或12层；而这些DRAM芯片通过微凸点（Microbumps）连接到基底的逻辑芯片，再通过硅中阶层跟处理器集成。

其中TSV提供了高密度、低延迟的垂直互连，相比LPDDR5的平面布局，HBM的数据传输路径更短，减少信号延迟和损耗。同时每层DRAM都拥有独立通道，比如HBM3每个堆叠支持8-16个通道，每个通道有128位宽的总线。相比之下，LPDDR5通常只有2-4个通道（16-32位宽）。

总体来看，HBM的生产成本大约是LPDDR的2-3倍，这导致了其应用到智能手机将大幅提高整机成本，可能只有部分万元以上旗舰机型具备应用条件。

另一方面影响HBM登陆智能手机的是空间。虽然HBM本身利用垂直堆叠的2.5D、3D封装理论上是比LPDDR集成度更高，但需要额外的硅中介层和更复杂的电源管理模块，这可能增加模组厚度或占用主板空间，与手机轻薄化设计趋势存在一定冲突。

在功耗方面，在手机低负载场景下，HBM复杂的架构下静态功耗较高，而LPDDR5专为低功耗场景设计，待机功耗极低，在低负载场景下HBM有一定的劣势。HBM的优势在于高数据吞吐量场景，例如，HBM3E在处理1TB/s数据时，功耗可能在5-10W范围内，而LPDDR5在类似场景下可能因带宽瓶颈导致约8-15W的更高功耗。

根据SK海力士和美光的数据，8层堆叠24GB的HBM3E动态功耗约2-3pJ/bit，待机功耗约1-2W，峰值功耗约8-12W；6400MHz、16GB的LPDDR5，动态功耗约4-6pJ/bit，待机功耗约0.5-1W，峰值功耗约4-8W。

而在混合负载下，HBM的高带宽优势可能被其静态功耗抵消，而LPDDR5的低功耗设计在中等带宽需求下表现均衡，实际功耗取决于具体工作负载和SoC优化。

当然也有可能未来会采用定制化的方案，比如Marvell此前推出的XPU与定制HBM集成封装的方案，也能够降低芯片尺寸和功耗；或是开发出低容量、低堆叠层数的HBM，这样也能降低静态功耗和成本，更适合手机的需求。

所以，HBM未来在手机中的应用可能更多是技术展示的形式，作为品牌的图腾应用在部分高端的智能手机上。尤其是在AI驱动的边缘计算和AR/VR场景下，华为、苹果等大厂可能会有动力去推动HBM的端侧应用，通过高带宽和低延迟支持本地化大模型推理或沉浸式体验。而成本和空间问题可通过提高价格和优化设计缓解，但在实际应用中，还需解决散热和SoC兼容性等挑战。