0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

TSV硅通孔填充材料

Simon观察 来源:电子发烧友网 作者:黄山明 2025-04-14 01:15 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/黄山明)TSV(Through Silicon Via)即硅通孔技术,是通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连的技术,是2.5D/3D封装的关键工艺技术之一。

这些材料核心功能主要有三个,导电连接,主要提供低电阻信号/电源传输路径;结构支撑,用来承受多层堆叠带来的机械应力;介质隔离,避免相邻通孔间的电短路。

材料类型 典型材料 特性优势 应用场景
导电材料 铜(Cu) 导电性最优(1.68μΩ・cm),成本低 主流 TSV 填充
钨(W) 抗电迁移能力强,高温稳定性好 高温环境 / 可靠性要求高
银(Ag) 高导电性,但成本高易氧化 特殊高频器件
绝缘材料 二氧化硅(SiO₂) 介电常数低(3.9),工艺成熟 通孔侧壁绝缘
聚酰亚胺(PI 柔韧性好,应力缓冲能力强 柔性电子器件
氮化硅(Si₃N₄) 高击穿电压(>10MV/cm) 高压器件
辅助材料 阻挡层(Ta/TaN) 防止铜扩散至硅基底 铜填充 TSV 必备
种子层(Cu) 促进电镀铜均匀沉积 铜填充工艺

主流材料种类繁多,包括导电材料、绝缘材料、辅助材料等。技术上,TSV材料需要再材料匹配性上让热膨胀系数(CTE)需与硅(2.6ppm/℃)接近,避免热应力导致分层,其中铜填充需控制晶粒尺寸(<1μm)以降低电阻率。

填充工艺上,要满足高深宽比(>10:1)通孔的无空洞填充,电镀铜需优化添加剂(如整平剂、抑制剂)实现超填充( superfilling)。

同时可靠性上,电迁移寿命(10年@150℃)需满足 JEDEC 标准,铜扩散阻挡层厚度需≥10nm(防止与硅反应生成Cu₃Si)。

当前全球TSV技术发展情况

目前在全球,主要由台积电、三星英特尔主导TSV技术发展,尤其在HBM、3D IC等高端封装领域占据全球超80%市场份额。其中铜作为主流填充材料,其电镀工艺(如硫酸铜、甲基磺酸铜体系)已实现高深宽比TSV的无缺陷填充,电镀设备与添加剂市场由安美特、陶氏等国际企业垄断。

规模上,2024年全球TSV市场规模达342.3亿美元,预计2031年增至796.1亿美元(CAGR 13%),其中填充材料成本占比达44%,驱动电镀市场年复合增长率16%。预计2025年中国TSV市场规模占全球25%,2027年国内封装材料市场规模突破600亿元,TSV相关材料(如绝缘层、种子层)成为增长核心。

近年来,国内市场在TVS材料上也有了不小的技术突破,例如深南电路、兴森科技的FC-BGA基板通过华为认证;华海诚科的颗粒状环氧塑封料(GMC)通过HBM封装验证;德邦科技实现集成电路封装材料批量供应。

值得一提的是,TSV关键材料(如绝缘层、种子层)国产化率逐步提升,2025年目标ABF载板15%、键合丝30%、封装树脂25%,2030年目标达50%、70%、60%。当然,一些高端材料(如高纯度球铝、先进基板)仍依赖进口,需加强产学研协同发展。

小结

TSV 填充材料的选择需综合考虑导电性、机械性能、工艺兼容性及成本。随着 3D 集成技术向更高密度、更低功耗发展,材料创新与工艺优化将持续推动 TSV 技术突破,成为半导体产业重要支撑。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • TSV
    TSV
    +关注

    关注

    4

    文章

    136

    浏览量

    82383
  • 硅通孔
    +关注

    关注

    2

    文章

    28

    浏览量

    12087
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    电镀材料在先进封装中的应用

    TSV)技术借助晶圆内部的垂直金属通,达成芯片间的直接电互连。相较于传统引线键合等互连方案,
    的头像 发表于 10-14 08:30 6235次阅读
    <b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>电镀<b class='flag-5'>材料</b>在先进封装中的应用

    TSV制造工艺概述

    (Through Silicon Via,TSV)技术是一种通过在介质层中制作垂直导通填充
    的头像 发表于 10-13 10:41 2892次阅读
    <b class='flag-5'>TSV</b>制造工艺概述

    TSV和TGV产品在切割上的不同难点

    技术区别TSV(ThroughSiliconVia),指连接晶圆两面并与衬底和其他通
    的头像 发表于 10-11 16:39 622次阅读
    <b class='flag-5'>TSV</b>和TGV产品在切割上的不同难点

    ​三维集成电路的TSV布局设计

    在三维集成电路设计中,TSV)技术通过垂直互连显著提升了系统集成密度与性能,但其物理尺寸效应与寄生参数对互连特性的影响已成为设计优化的核心挑战。
    的头像 发表于 08-25 11:20 2129次阅读
    ​三维集成电路的<b class='flag-5'>TSV</b>布局设计

    TSV工艺中的晶圆减薄与铜平坦化技术

    本文主要讲述TSV工艺中的晶圆减薄与铜平坦化。 晶圆减薄与铜平坦化作为 TSV 三维集成技术的核心环节,主要应用于含铜 TSV 互连的减
    的头像 发表于 08-12 10:35 1420次阅读
    <b class='flag-5'>TSV</b>工艺中的<b class='flag-5'>硅</b>晶圆减薄与铜平坦化技术

    TSV制造技术里的关键界面材料与工艺

    TSV制造技术中,既包含TSV制造技术中通刻蚀与绝缘层的相关内容。
    的头像 发表于 08-01 09:24 1598次阅读
    <b class='flag-5'>TSV</b>制造技术里的关键界面<b class='flag-5'>材料</b>与工艺

    TSV制造技术里的通刻蚀与绝缘层

    相较于传统CMOS工艺,TSV需应对高深宽比结构带来的技术挑战,从激光或深层离子反应刻蚀形成盲开始,经等离子体化学气相沉积绝缘层、金属黏附/阻挡/种子层的多层沉积,到铜电镀填充及改进型化学机械抛光(CMP)处理厚铜层,每一步均
    的头像 发表于 08-01 09:13 1797次阅读

    基于TSV的减薄技术解析

    在半导体三维集成(3D IC)技术中,TSV)是实现芯片垂直堆叠的核心,但受深宽比限制,传统厚硅片(700-800μm)难以制造直径更小(5-20μm)的TSV,导致芯片面积占
    的头像 发表于 07-29 16:48 1223次阅读
    基于<b class='flag-5'>TSV</b>的减薄技术解析

    日月光最新推出FOCoS-Bridge TSV技术

    日月光半导体最新推出FOCoS-Bridge TSV技术,利用提供更短供电路径,实现更高 I/O 密度与更好散热性能,满足AI/HPC对高带宽与高效能的需求。
    的头像 发表于 05-30 15:30 1049次阅读

    沟槽填充技术介绍

    (void),沟槽的填充工艺技术也不断发展。从图中可见,集成电路芯片的制造过程中包含很多种填充技术上的挑战,包括浅沟槽隔离、接触和沟槽。根据填充
    的头像 发表于 05-21 17:50 997次阅读
    沟槽<b class='flag-5'>填充</b>技术介绍

    TSV以及博世工艺介绍

    在现代半导体封装技术不断迈向高性能、小型化与多功能异构集成的背景下,TSV,Through-SiliconVia)工艺作为实现芯片垂直互连与三维集成(3DIC)的核心技术,正日益成为先进封装
    的头像 发表于 04-17 08:21 2271次阅读
    <b class='flag-5'>TSV</b>以及博世工艺介绍

    基于TSV的3D-IC关键集成技术

    3D-IC通过采用TSV(Through-Silicon Via,)技术,实现了不同层芯片之间的垂直互连。这种设计显著提升了系统集成度,同时有效地缩短了互连线的长度。这样的改进不仅降低了信号传输的延时,还减少了功耗,从而全
    的头像 发表于 02-21 15:57 2279次阅读
    基于<b class='flag-5'>TSV</b>的3D-IC关键集成技术

    芯片先进封装(TSV)技术说明

    高性能计算机中日益广泛采用“处理器+存储器”体系架构,近两年来Intel、AMD、 Nvidia都相继推出了基于该构架的计算处理单元产品,将多个存储器与处理器集成在一个TSV转接基板上,以提高计算
    的头像 发表于 01-27 10:13 3501次阅读
    芯片先进封装<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>(<b class='flag-5'>TSV</b>)技术说明

    TSV三维堆叠芯片的可靠性问题

    质量和 信赖性保证难度大 ;(2) 多层芯片堆叠结构的机械稳 定性控制难度大 ;(3) 芯片间热管理和散热解决方案 复杂 ;(4) 芯片测试和故障隔离、定位困难。 2.1 TSV 的质量和可靠性问题 作为三维集成电路中的垂
    的头像 发表于 12-30 17:37 2414次阅读

    先进封装中的TSV/技术介绍

    注入导电物质,将相同类别芯片或不同类别的芯片进行互连,达到芯片级集成的先进封装技术。 TSV技术中的这个通道中主要是通过铜等导电物质的填充完成的垂直电气互连,减小信号延迟,降低电
    的头像 发表于 12-17 14:17 3111次阅读
    先进封装中的<b class='flag-5'>TSV</b>/<b class='flag-5'>硅</b>通<b class='flag-5'>孔</b>技术介绍