0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

AXI 接口设计避坑指南:AXI接口笔记

潘文明 来源:明德扬吴老师 作者:明德扬吴老师 2025-03-10 17:21 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

AXI接口笔记

第一章问题记录

第1节接收数据全0或全1

1.1问题现象

wKgZO2fOrzOAYBXEAADXeCdlfiA554.png

上图中,pixel_data_o是EC IP核输出的图像数据,正确的话会如上图所示,图像数据每个时钟会变化并且值是不固定的。

本次出现的错误现象是:pixed_data_o是有输出的,但输出全是0或者是全是1,并且在最后一个像素出现pyld_err_flag_o的错误指示。

1.2问题原因

经过LATTICE的原厂工程师定位,确定是IP核导致的reveal显示问题,需要重新安装EC的IP核。

1.3解决方法

安装EC的IP核,安装文件:F:svnmdy_flow_common2_design8_LVDS4_mdySlvdsEclatticesemi.com_slvsec_rx_1.2.0.ipk

安装过程:

1.3.1.打开LATTICE的软件radiant

wKgZPGfOrzOAQjGxAAEh7SN32hk875.png

1.3.2.打开图中1所示的IP Catalog,显示2是否存在,如果存在就删除;然后点击上图3所示的安装位置。

1.3.3.选择安装文件,接提示要求安装即可。安装完成后,在上图中2的位置将又再出现。

1.3.4.重装生成IP核。


第2节接收不到任何东西

wKgZO2fOrzOAAdrXAAE-RErvTQU365.png

2.1.如果SERDES速率是5G,则BAUD GRADE选用3;如果是2.5G,则选用2;千万不要搞错。

2.2.综合工具要改为:synplify pro。使用LSE将出现不稳定情况,综合后将出现全部接收不到的情况,不稳定。

2.3.使用serdes IP核,去接收数据,看是否有错误提示。注意,本次定位,可以看到信号质量挺好,眼图也是很好的,但从SERDES上看就是有误码。怀疑是频偏问题导致的,在摄像头一侧,修改了时钟线,问题解决。

审核编辑 黄宇


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 接口
    +关注

    关注

    33

    文章

    9450

    浏览量

    156162
  • AXI
    AXI
    +关注

    关注

    1

    文章

    143

    浏览量

    17794
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    利用开源uart2axi4实现串口访问axi总线

    microblaze和jtag-to-axi(jtag2axi)虽然也提供了访问axi总线的能力,但是依赖于xilinx平台。而uart-to-axi(uart2
    的头像 发表于 12-02 10:05 1610次阅读
    利用开源uart2<b class='flag-5'>axi</b>4实现串口访问<b class='flag-5'>axi</b>总线

    使用AXI4接口IP核进行DDR读写测试

    本章的实验任务是在 PL 端自定义一个 AXI4 接口的 IP 核,通过 AXI_HP 接口对 PS 端 DDR3 进行读写测试,读写的内存大小是 4K 字节。
    的头像 发表于 11-24 09:19 2865次阅读
    使用<b class='flag-5'>AXI</b>4<b class='flag-5'>接口</b>IP核进行DDR读写测试

    如果想运用蜂鸟E203给的一个AXI接口,只需要自己写一个AXI协议的从机就行吗,蜂鸟的cpu核需要改动什么吗?

    请问大佬们,如果想运用蜂鸟E203给的一个AXI接口,只需要自己写一个AXI协议的从机就行吗,蜂鸟的cpu核需要改动什么吗?
    发表于 11-11 06:13

    将e203 例化AXI总线接口

    将系统外设总线内部axi接口引出给gpio,注意vivado中gpio地址分配应保证移植 Debug: 通过Xil_Out32函数给gpio的地址写1或者0,注意这里地址是gpio地址也就是核中给
    发表于 10-29 06:08

    AXI GPIO扩展e203 IO口简介

    Register)来设置GPIO引脚的中断触发模式,例如上升沿触发或下降沿触发。 4.AXI接口支持:AXI-GPIO支持AXI总线协议,可以与其他
    发表于 10-22 08:14

    关于AXI Lite无法正常握手的问题

    关于AXI Lite的问题 为什么我写的AXI Lite在使用AXI Lite Slave IP的时候可以正常握手,但是在使用AXI Lite接口
    发表于 07-16 18:50

    RDMA简介8之AXI分析

    AXI4 总线是第四代 AXI 总线,其定义了三种总线接口,分别为:AXI4、AXI4-Lite 和 A
    的头像 发表于 06-24 23:22 464次阅读
    RDMA简介8之<b class='flag-5'>AXI</b>分析

    RDMA简介8之AXI 总线协议分析1

    AXI 总线是一种高速片内互连总线,其定义于由 ARM 公司推出的 AMBA 协议中,主要用于高性能、高带宽、低延迟、易集成的片内互连需求。AXI4 总线是第四代 AXI 总线,其定义了三种总线
    发表于 06-24 18:00

    NVMe简介之AXI总线

    NVMe需要用AXI总线进行高速传输。而AXI总线是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)协议中的重要组成部分,主要面向高性能、高带宽、低延时的片内互连需求。这里简要介绍
    的头像 发表于 05-21 09:29 591次阅读
    NVMe简介之<b class='flag-5'>AXI</b>总线

    NVMe协议简介之AXI总线

    高性能、高带宽、低延时的片内互连需求。AXI4总线则是AXI总线的第四代版本,主要包含三种类型的接口,分别是面向高性能地址映射通信的AXI4接口
    发表于 05-17 10:27

    NVMe控制器IP设计系列之接口转换模块

    接口转换模块负责完成AXI4接口与控制器内部的自定义接口之间的转换工作。由于AXI4接口协议的实
    的头像 发表于 05-10 14:36 523次阅读
    NVMe控制器IP设计系列之<b class='flag-5'>接口</b>转换模块

    一文详解AXI DMA技术

    AXI直接数值存取(Drect Memory Access,DMA)IP核在AXI4内存映射和AXI4流IP接口之间提供高带宽的直接内存访问。DMA可以选择分散收集(Scatter G
    的头像 发表于 04-03 09:32 2083次阅读
    一文详解<b class='flag-5'>AXI</b> DMA技术

    一文详解Video In to AXI4-Stream IP核

    Video In to AXI4-Stream IP核用于将视频源(带有同步信号的时钟并行视频数据,即同步sync或消隐blank信号或者而后者皆有)转换成AXI4-Stream接口形式,实现了
    的头像 发表于 04-03 09:28 2251次阅读
    一文详解Video In to <b class='flag-5'>AXI</b>4-Stream IP核

    AXI接口FIFO简介

    AXI接口FIFO是从Native接口FIFO派生而来的。AXI内存映射接口提供了三种样式:AXI
    的头像 发表于 03-17 10:31 1787次阅读
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>FIFO简介

    ZYNQ基础---AXI DMA使用

    Xilinx官方也提供有一些DMA的IP,通过调用API函数能够更加灵活地使用DMA。 1. AXI DMA的基本接口 axi dma IP的基本结构如下,主要分为三个部分,分别是控制axi
    的头像 发表于 01-06 11:13 3599次阅读
    ZYNQ基础---<b class='flag-5'>AXI</b> DMA使用